PCB技術 - PCB設計におけるEMC/EMI制御技術

集積回路デバイスの集積度の向上、デバイスの小型化、デバイス速度の向上に伴い、電子製品におけるEMI問題はさらに深刻になっている。システム装置のEMC/EMI設計の観点から見ると、装置のPCB設計段階でEMC/EMI問題を正しく処理することは、システム装置が電磁互換性基準を満たすために最も有効で、コストが最も低い方法である。本文はデジタル回路PCB設計におけるEMI制御技術を紹介した。

1 EMI生成と抑制の原理

EMIの生成は、結合経路を介して電磁干渉源がエネルギーを感受性システムに伝達することに起因する。これには、ワイヤまたは共通接地を介した伝導、空間を介した放射、または近接場結合の3つの基本的な形式が含まれます。電磁干渉の危害は伝送信号の品質を低下させ、回路や装置に干渉を与えたり破損を与えたりして、装置が電磁互換性基準に規定された技術指標の要求を達成できないようにする。

EMIを抑制するために、デジタル回路のEMI設計は以下の原則に従って行うべきである：

。関連するEMC/EMI技術規範に基づいて、インジケータを単板回路に分解し、異なるレベルの制御を行う。

。EMIの3つの要素、つまり干渉源、エネルギー結合経路と敏感なシステムから制御を行い、回路に平坦な周波数応答を持たせ、回路の正常な安定動作を確保する。

。設備の先端設計から、EMC/EMI設計に注意し、設計コストを下げる。

2デジタル回路PCBのEMI制御技術

さまざまな形のEMIを扱う際には、具体的な問題を詳細に分析する必要があります。デジタル回路のPCB設計では、EMIは以下の点から制御することができる。

2.1デバイス選択

EMIを設計するには、まず選択したデバイスの速度を考慮しなければなりません。いずれの回路でも、立ち上がり時間が5 nsのデバイスを立ち上がり時間が2.5 nsのデバイスに置き換えると、EMIは約4倍に増加します。電磁干渉の放射強度は周波数の2乗に比例する。最高EMI周波数（fknee）は、EMI送信帯域幅とも呼ばれる。これは信号周波数の関数ではなく、信号立ち上がり時間の関数である：fknee=0.35/Tr（ここで、Trはデバイスの信号立ち上がり時間）

この放射線のEMIの周波数範囲は30 MHzから数GHzである。この周波数帯域では、波長が非常に短く、回路基板上の非常に短い配線も送信アンテナになる可能性がある。電磁干渉が高いと、回路は正常な機能を失いやすい。したがって、デバイスの選択においては、回路の性能要件を保証する上で、できるだけ低速チップを使用し、適切な駆動/受信回路を採用しなければならない。また、デバイスのリードピンはすべて寄生インダクタンスと寄生容量を持っているため、高速設計では、デバイスパッケージ形式が信号に与える影響は無視できない。EMI放射を発生させる重要な要素でもあるからだ。通常、SMDデバイスの寄生パラメータはプラグインデバイスより小さく、BGAパッケージの寄生パラメータもQFPパッケージより小さい。

2.2コネクタ選択と信号端子定義

コネクタは高速信号伝送の重要な一環であり、EMIを発生しやすい脆弱な一環でもある。コネクタの端子設計において、信号と接地との距離を減らし、コネクタに放射を発生する有効信号ループ面積を減らし、低インピーダンスリターン経路を提供するために、接地ピンをより多く配置することができる。必要に応じて、接地ピンでいくつかの重要な信号を隔離することを考慮します。

2.3積み上げ設計

コストが許す限り、接地層の数を増やし、信号層を接地層に近づけることでEMI放射を低減することができる。高速PCBでは、電源平面と接地平面が密接に結合されており、電源インピーダンスを低下させることができ、EMIを低下させることができる。

2.4レイアウト

信号電流に応じて、合理的なレイアウトは信号間の干渉を減らすことができます。合理的な配置は電磁干渉を制御する鍵である。レイアウトの基本原則は、

。アナログ信号はデジタル信号の干渉を受けやすく、アナログ回路はデジタル回路と分離しなければならない。

時計線は干渉と放射の主な源である。敏感回路から離れ、クロック線を最短に保つ、

。プレートの中心領域に大電流、大電力回路を使用することをできるだけ避け、放熱と放射の影響を考慮しなければならない。

。コネクタはできるだけプレートの片側に配置し、高周波回路から離れなければならない。

入出力回路は対応するコネクタに近く、デカップリングコンデンサは対応する電源ピンに近い、

。電源パーティション配置の実行可能性を十分に考慮し、多電源装置は電源パーティション境界にまたがって配置し、平面パーティションがEMIに与える影響を効果的に減少させるべきである、

。戻り平面（パス）は分割されていません。

2.5配線

。インピーダンス制御：高速信号線は伝送路の特性を呈し、信号反射、オーバーシュート、リンギングを回避し、EMI放射を低減するためにインピーダンス制御を行う必要がある。

。信号を分類し、異なる信号（アナログ信号、クロック信号、I/O信号、バス、電源など）のEMI放射強度と感度に基づいて、干渉源と敏感なシステムをできるだけ分離し、結合を減らす。

。クロック信号（特に高速クロック信号）のトレース長、ビア数、パーティション面積、終端、配線層、リターン経路などを厳格に制御する。

。信号回路、つまり流出した信号から流入した信号によって形成された回路は、PCB設計におけるEMI制御の鍵であり、配線時に制御しなければならない。各キー信号の流れ方向を理解するために、キー信号の経路は、ループ面積が最小であることを確保するために、リターン経路に近づくべきである。

低周波信号に対して、抵抗が最小の経路に電流を流す、高周波信号の場合、抵抗が最小の経路ではなく、高周波電流をインダクタンスが最小の経路に流す（図1参照）。差モード放射に対して、EMI放射強度（E）は電流、電流リングの面積と周波数の2乗に比例する。（Iは電流、Aはループ面積、fは周波数、rはループ中心までの距離、kは定数）

したがって、最小インダクタンスリターン経路が信号線のちょうど下にある場合、電流回路の面積を減少させ、EMI放射エネルギーを減少させることができる。

。キー信号はセグメント領域を通過してはならない。

。高速差動信号配線はできるだけ緊密に結合しなければならない。

。リボン線、マイクロストリップ線、およびその参照平面が要件を満たしていることを確認します。

デカップリングコンデンサのリードは短くて広いはずです。

。すべての信号トレースは、回路基板のエッジからできるだけ離れている必要があります。

マルチポイント接続ネットワークの場合、信号反射を低減し、EMI放射を低減するために適切なトポロジ構造を選択します。

2.6動力平面の分割処理

・パワー層の細分化

主電源平面に1つ以上のサブ電源がある場合は、各電源領域の連続性と十分な銅箔幅を確保します。境界線はあまり広くする必要はありません。一般的には20〜50 mlの線幅で隙間放射線を減らすことができます。

・地面層分離

地表面は分断を回避するために完全に維持されなければならない。分離しなければならない場合は、デジタル接地、アナログ接地、ノイズ接地を区別し、出口にある共通接地点を介して外部接地に接続する必要があります。

電源のエッジ放射線を低減するために、電源/接地面は20 Hの設計原則に従うべきである。すなわち、接地面の寸法は電源面の寸法より20 H大きい（図2参照）。これにより、エッジフィールド放射線強度を70%低減することができる。

3 EMIのその他の制御方法

3.1電力システム設計

fkneeより低い周波数範囲における配電システムのインピーダンスが目標インピーダンスよりも低いことを確実にするために、低インピーダンス電力システムを設計した。

・フィルタを使用して伝導干渉を制御する。

。電源脱結合。EMI設計では、合理的なデカップリングキャパシタを提供することで、チップを確実に動作させ、電源中の高周波ノイズを低減し、EMIを低減することができる。ワイヤインダクタンスやその他の寄生パラメータの影響により、電源とその電源ワイヤの応答速度が遅くなり、高速回路に必要なドライバの瞬時電流が不足しています。バイパスまたはデカップリングキャパシタと電源層の分散キャパシタを合理的に設計し、キャパシタのエネルギー貯蔵効果が電源応答の前に迅速に装置に電流を提供できるようにする。正しい容量デカップリングは、コモンモードEMIを低減するための鍵である低インピーダンスの電力経路を提供することができる。

3.2接地

接地設計は回路基板全体のEMIを低減する鍵である。

。単一点接地、多点接地、または混合接地を使用していることを確認します。

デジタル接地、アナログ接地とノイズ接地は分離し、適切な共通接地点を確定しなければならない。

。デュアルパネル設計に地線層がない場合は、地線グリッドを合理的に設計することが重要であり、地線の幅>電源線の幅>信号線の幅を確保します。大面積の敷設方法を用いることもできますが、同じフロアの大面積の連続性に注意する必要があります。

。多層板設計では、共通接地インピーダンスを低減するために接地層が確保されている。

3.3直列接続減衰抵抗器

回路シーケンスの要件が許可されていることを前提に、干渉源を抑制する基本的な技術は、重要な信号出力端に小さな抵抗抵抗抵抗器を直列に接続することであり、通常は22 ~ 33島抵抗器である。これらの出力端に直列に接続された小さな抵抗器は、立ち上がり／立ち下がり時間を遅くし、オーバーシュート信号とアンダーシュート信号を平滑化することができ、それによって出力波形の高周波高調波の振幅を低減し、EMIを効果的に抑制することができる。

3.4遮蔽

。キーコンポーネントにはEMI遮蔽材や遮蔽網を使用できます。

キー信号の遮蔽は、ストリップラインとして設計することもできるし、キー信号の両側にアース線で仕切ることもできる。

3.5周波数拡散

周波数拡散（spread spectrum）方法は新しい、効果的な電磁干渉低減方法である。拡散は信号を変調し、信号エネルギーを比較的広い周波数範囲に広げることである。実際、この方法はクロック信号の制御された変調であり、クロック信号のジッタを大幅に増加させることはありません。実際の応用により、スペクトル拡散技術は有効であり、放射線を7 ~ 20 dB下げることができることが証明された。

3.6電磁干渉解析と試験

・シミュレーション解析

PCB配線が完了したら、EMIシミュレーションソフトウェアと専門家システムを用いてシミュレーション分析を行い、EMC/EMI環境をシミュレーションして、製品が関連する電磁互換規格の要求に合致するかどうかを評価することができる。

・スキャンテスト

組み立てられ通電された機械ディスクを電磁放射スキャナを用いて走査し、PCB中の電磁場分布図を得た（図3に示すように、図中の赤色、緑色、青色の白色領域は電磁放射エネルギーが低いから高いまでを示す）。試験結果に基づいて、PCBの設計は改善された。

4概要

新型高速チップの開発と応用が進むにつれて、信号周波数はますます高くなり、それらを搭載するPCBボードはますます小さくなる可能性がある。PCB設計はより厳しいEMIの課題に直面するだろう。絶えず探索し革新してこそ、PCBボードのEMC/EMI設計を成功させることができる。