精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
近年の速度要件の急速な増加に伴い、新しいバスプロトコルはより高い速度を提案し続けている。従来のバスプロトコルでは要件を満たすことができませんでした。シリアルバスは耐干渉性が高く、信号線が少なく、速度が速いなどの利点で多くの設計者に愛用されている。一方、シリアルバス、特に差動信号の方式は最も多い。そこでこの記事では、いくつかの差分信号線の設計を整理し、皆さんと議論しました。
1.差動信号線の原理、長所と短所
差動信号（Differential signal、差動信号）の高速回路設計への応用が広がっている。回路における最も重要な信号は、通常、差動構造を有するように設計される。何がそんなに人気があるのですか。どのようにしてPCB設計における良好な性能を保証しますか。この2つの問題があって、私たちは次の部分の討論に入ります。差分信号とは？素人の話では、駆動側は2つの等しく反転した信号を送信し、受信側は2つの電圧間の差を比較することで論理状態「0」または「1」を判断する。差分信号を担持する一対のトレースを差分トレースと呼ぶ。
通常のシングルエンド信号トレースと比較して、差動信号は以下の3つの点で最も顕著な利点を持っている：
a.2つの差動トレース間の結合が非常に良いため、干渉耐性が高い。外部からのノイズ干渉がある場合、受信側は2つの信号間の差異にしか関心を持たない2つの回線にほぼ同時に結合する。したがって、外部コモンモードノイズを完全に除去することができる。
b.EMIを効果的に抑制することができる。同様の理由から、2つの信号の極性が逆であるため、それらが放射する電磁場は互いに相殺することができる。図に示すように、AA'における電流は右から左へ、BB'における現在の電流は左から左へ。そう、そして右手の螺旋の法則に従って、それらの磁力線は互いに相殺されます。結合が緊密になるほど、相殺される磁力線が多くなります。外部に放出される電磁エネルギーは少なくなります。
c.タイミング位置決めが正確である。差動信号のスイッチング変化は2つの信号の交差点に位置するため、通常のシングルエンド信号とは異なり、高閾値電圧と低閾値電圧に依存して決定されるので、プロセスと温度の影響が小さく、タイミングの誤差を減らすことができます。しかし、低振幅信号回路にも適している。現在流行しているLVDS（低圧差分信号）とは、このような小幅差分信号技術を指す。
2.差分信号例：LVDS
LVDS（Low Voltage Differential Signaling、低圧差分信号）は、差分PCB線対または平衡ケーブル上を数百Mbpsのレートで信号を伝送し、低ノイズと低消費電力を実現する低振幅電流型差分信号技術である。LVDSドライバは、差動線対を駆動する電流源からなる。電流は通常3.5 mA）である。LVDS受信機は非常に高い入力インピーダンスを持つため、ドライバが出力する電流の大部分は整合抵抗100°を流れて受信機に接続される。入力端子は約350 mAの電圧を発生する。ドライバが反転すると、抵抗器を流れる電流の方向が変わり、有効な論理「1」と論理「0」の状態が生成されます。低振幅駆動信号は高速動作を実現し、消費電力を低減し、差動信号は適切なノイズマージンを提供し、消費電力を大幅に低減する低電圧振幅を提供する。電力の大幅な低下により、複数のインタフェースドライバと受信機を単一の集積回路に集積することができる。これによりPCBボードの効率が向上し、コストが削減されます。
使用するLVDS伝送媒体がPCB線ペアであるかケーブルであるかにかかわらず、電磁干渉を低減しながら、信号が媒体端子で反射するのを防止するための対策を講じる必要があります。LVDSは誘電体と整合する終端抵抗器（100±20島）を使用する必要がある。この抵抗器は循環電流信号を終端し、できるだけ受信器の入力に近づくべきである。LVDSドライブは、10メートルを超える距離で155.5 Mbpsを超える速度でツイストペアを駆動することができる。速度の実際の制限は：1です。TTLデータがドライバに送信される速度、2.メディアの帯域幅パフォーマンス。
通常、ドライバ側ではマルチプレクサが使用され、受信側ではマルチプレクサが使用されて、複数のTTLチャネルと1つのLVDSチャネルの多重変換を実現し、信号レートを向上させ、消費電力を低減する。また、伝送媒体とインタフェースの数を減らし、デバイスの複雑さを低減します。
LVDS受信機は、ドライバと受信機との間の少なくとも±1 Vの接地電圧変化に耐えることができる。LVDSドライバの典型的なバイアス電圧は＋1.2 V、すなわち接地電圧変化、ドライババイアス電圧と軽結合ノイズの総和であるため、受信機の入力は受信機の接地に対するコモンモード電圧である。コモンモード範囲は：＋0.2 Vï＋2.2 Vである。提案受信器の入力電圧範囲は：0 Vï＋2.4 Vである。
3.差動信号の配線要求：
PCBエンジニアにとって最も関心があるのは、これらの差分布線の利点が実際の配線で十分に利用できるようにする方法です。Layoutに触れたことのある人は、差分ペアの配線には2つの注意が必要だという差分配線の一般的な要求を理解しているかもしれません。1つは、2本のワイヤの長さができるだけ長くなければならないことであり、等しい長さは2つの差動信号のタイミングを確保するためである。逆極性を維持し、コモンモード成分を低減する。もう1つは、2本のワイヤ間の距離（この距離は差分インピーダンスによって決まる）を一定にしなければならない、つまり平行にしなければならないということです。2つの平行な方法があり、1つは2つの導線が同じ層に並んで動作し、もう1つはこの2つの導線が上下（上下）の2つの隣接層で動作する。一般的に、前者はより多くの並列実装がある。
等距離は主に両者の間の差分インピーダンスが同じであることを確保し、反射を減らすためである。差分ペアの結線方法は、近接と平行に適している必要があります。適切な近接度とは、距離が差分インピーダンスの値に影響するためであり、差分インピーダンスは差分対を設計する重要なパラメータである。並列性の必要性も差分インピーダンスの整合性を保つためである。2つの線路が突然遠近になると、差動インピーダンスが一致せず、信号の完全性とタイミング遅延に影響を与える。
以下、差動送電線モデル
解析を容易にするために、差動線ペアは通常、その奇モードと偶数モードのインピーダンスと遅延に基づいて記述され、これらはその差動モードとコモンモードに対応する部分が密接に関連しているので、式1によって計算することができる。
ここで、Ctot＝Cself＋Cmである。Cselfは1本の線と接地の間の容量であり、Cmは2本の線の間の容量である。LselfとLmはそれぞれ1つの回線の自己インダクタンスと2つの回線間の相互インダクタンスである。
差動インピーダンスは、2本の差動駆動ワイヤ間で測定されるインピーダンスとして定義される。（差動駆動とは、2つの信号が全く同じで極性が逆の場合を指す）。差分インピーダンスとは、奇モードインピーダンスを指す。奇モードインピーダンスとは、2本のワイヤが差動駆動されたときの差動対中伝送ワイヤのインピーダンスである[3]。偶数モードインピーダンスとは、2本のワイヤが1つのコモンモード信号によって駆動されて接地されているときの差動対のうち2本のワイヤのインピーダンスを指す。
式1を使用して、エクスポートすることができます：差分インピーダンス
コモンモードインピーダンス
しかし、これらのすべての規則は機械的応用のためのものではなく、多くのエンジニアは依然として高速差分信号伝送の本質を理解していないようだ。以下にPCB差分信号設計においてよく見られるいくつかの誤りを重点的に紹介する。
誤解1：差分信号は戻り経路として地表面を必要としない、または差分トレースは互いに戻り経路を提供すると考えられている。このような誤解の原因は、表面的な現象に惑わされたり、高速信号伝送のメカニズムが十分に浸透していないことにある。差動回路は、電源平面および接地平面に存在する可能性のある同様の接地リバウンドおよび他のノイズ信号に敏感ではないが。地表面の部分的なリターン相殺は、差動回路が信号リターン経路として基準平面を使用しないことを意味しない。実際、信号リターン分析において、差動分布線と通常のシングルエンド配線のメカニズムは同じであり、つまり高周波信号は常にインダクタンスの最小回路に沿って還流し、最大の違いは差動線がグランド結合に加えて相互結合を持つことである。どの結合が強いのか、どの結合が主な戻り経路になるのか。
PCB回路設計では、差動トレース間の結合は一般的に小さく、通常は結合度の10 ~ 20%しか占めておらず、より多くは接地への結合であるため、差動軌跡の主な戻り経路は依然として接地平面上に存在する。ローカル平面に不連続性がある場合、差動トレース間の結合は、基準平面のない領域に主戻り経路を提供する。基準平面の不連続性が差動トレースに与える影響は通常のシングルエンドトレースほど深刻ではないが、差動信号の品質を低下させ、EMIを増加させるので、できるだけ避けるべきである。一部の設計者は、差動トレース下の基準平面を除去して、差動伝送中のいくつかのコモンモード信号を抑制できると考えている。しかし、この方法は理論的には望ましくない。インピーダンスを制御する方法コモンモード信号に接地インピーダンス回路を提供しないと、EMI放射は避けられない。この方法の弊害は利益より大きい。
したがって、PCB接地面を維持するための戻り経路は広くて短い。たとえば、マザーボード設計のUSB、SATA、PCI-EXPRESSは、隣接する電源または接地層の分離領域を越えないようにしてください。これらの信号の下に完全な接地面または電源面があることを確認します。
誤解2：一致する回線長よりも等しい間隔を保つことが重要だと考えられている。実際のPCBレイアウトでは、差分設計の要件を同時に満たすことはできないことが多い。ピン分布、ビアリング、配線空間などの要素が存在するため、適切な巻線によって線路長整合の目的を実現しなければならないが、結果として差分対のある領域が平行にならないことが必要である。実際、間隔は等しくありません。の影響は小さい。対照的に、回線長のマッチングタイミングを失った影響ははるかに大きい。理論分析から見ると、ピッチの不一致は差分インピーダンスの変化を招くが、差分対間の結合自体は顕著ではないため、インピーダンスの変化範囲も小さく、通常10%以内で、1回の通過に相当する。正孔による反射は信号伝送に顕著な影響を与えない。ライン長が一致しないと、タイミングオフセットに加えて、コモンモード成分が差動信号に導入され、信号の品質が低下し、EMIが増加する。
PCB差分トレース設計において最も重要なルールはマッチラインの長さであり、他のルールは設計要件と実用に応じて柔軟に処理できると言える。同時に、インピーダンス整合を補償するために、受信端の差動線対間に整合抵抗を追加することができる。その値は差分インピーダンスの値に等しくなければなりません。これにより信号品質が向上します。
そこで、次の2点をお勧めします。
（A）端子抵抗を使用して差動伝送線との最大整合を実現し、抵抗値は通常90 ~ 130の間であり、システムもこの端子抵抗を必要として正常に動作する差動電圧を発生する。
（B）差動線に精度1〜2%の表面実装抵抗器を使用することが好ましい。必要に応じて、2つの抵抗が50Ωの抵抗器を使用して、中間に1つのコンデンサを接地してコモンモードをフィルタ除去することができます。ノイズ
通常、差動信号のCLOCKなどのマッチング要件は+/-10 mils以内である。
誤解3：ディファレンシャルコネクタはきっと近いと思います。差動トレースの接近を維持するのは、それらの結合を強化するためにほかならず、これはノイズへの免疫力を高めるだけでなく、磁場の逆極性を十分に利用して外部への電磁干渉を打ち消すことができる。この方法はほとんどの場合非常に有益ですが、絶対的なものではありません。外部干渉を完全に遮断することができれば、強い結合を使用して干渉防止を実現する必要はありません。およびEMIを抑制する目的。私たちはどのようにして差動トレースの良好な隔離と遮蔽を確保しますか？他の信号トレースとの間隔を増やすことは、最も基本的な方法の1つです。電磁場エネルギーは距離の2乗によって減少する。通常、行間距離が線幅の4倍を超えると、それらの間の干渉は極めて弱い。無視できます。また、接地面の隔離も良好な遮蔽作用を果たすことができる。この構造は高周波（10 G以上）ICパッケージPCBの設計によく用いられる。CPW構造と呼ばれ、厳密な差分インピーダンスを確保することができます。制御（2 Z 0）。
差動トレースは異なる信号層でも動作することができるが、異なる層で発生するインピーダンスとビアの違いが差動モード伝送の効果を破壊し、コモンモードノイズを導入するため、通常はこの方法を使用することは推奨されていない。また、隣接する2層が密接に結合していない場合は、差動トレースがノイズに抵抗する能力が低下しますが、周囲のトレースと適切な距離を保つことができれば、クロストークは問題ではありません。一般的な周波数（GHz未満）では、EMIは深刻な問題ではありません。実験により、差分トレース500ミルからの距離では、放射エネルギーの減衰は3メートルの距離で60 dBに達し、これはFCC電磁放射基準を満たすのに十分であるため、設計者は差分線路結合不足による電磁互換性を過度に心配する必要はないことが明らかになった。
4.目視図
差分信号のテストでは、多くの設計初心者がアイチャートテストを聞いたことがあるかもしれないテスト項目に遭遇します。しかし、目図がどのようにして生まれたのか分からない人も多い。学習用の目視図は、独自のテストとデバッグに役立ちます。次に、目図を紹介します。
各クロックサイクルにおいて、送信には1つの信号があります。しかし、非常に長いビットストリーム（ビット）であれば、信号が仕様（仕様）を満たしているかどうかを判断するのは難しい。分析を容易にするために、すべての信号ビットが信号図を形成できる場合は、これを見て、これらの図を重ねて、それらが規範に合っているかどうかを見ることができます。これは目図です。
下図に示すように、すべての信号がクロックの立ち上がりエッジでトリガされると仮定する。そして、立ち上がりエッジに基づいてすべてのデータ信号の波形を取り出し、重ね合わせます。このような波形はすべてSYMPLEと呼ばれています。図に示すように（画像上では読者がはっきり見えるように波形が1つだけ取り出されています）、これが目視図の前半部分を形成しています。そして、下降したエッジに基づいてそれらを取り出して積み重ねることで、目視図の後半部を形成することができます。同時に、ハイレベルまたはローレベルの信号波形は、目視図の上部と下部を形成する。これにより、標準的なアイチャート（以下に示す）が形成される。そしてあなたがしなければならないのは、信号規範に基づいて目視でそれを定義することです。
もちろん、下図にもCLKを示していますが、実際のシリアル差分信号では信号線上のCLOCKを検出できません。
例を挙げてみましょう。目視から見ると、信号の質は非常に悪い。そのSYMPLEに対応して、信号品質が非常に悪いことがわかります。上昇と下降のエッジが遅すぎて、一致性が悪すぎて、信号のHIGH LEVELが足りなくて、SKEWが大きすぎます。
5.差動信号の測定。
入力接続は一般的に、差動増幅器またはプローブと信号源との相互接続が最大の誤差源である。入力マッチングを維持するためには、2つのチャネルはできるだけ同じである必要があります。2つの入力端子のいずれの配線も同じ長さにする必要があります。プローブを使用する場合は、モデルと長さも同じである必要があります。高コモンモード電圧を有する低周波信号を測定する場合、減衰を有するプローブの使用は避ける。高利得では、減衰を正確にバランスさせることができないため、このプローブはまったく使用できません。高圧または高周波用途で減衰が必要な場合は、差動増幅器用に設計された特別な受動プローブを使用する必要があります。このプローブには直流減衰と交流補償を正確に調整できる装置がある。最適な性能を得るためには、各特定の増幅器には専用のプローブセットが必要であり、増幅器はこのプローブセットに付属するプログラムに基づいて較正しなければならない。
一般的な方法の1つは、+と入力ケーブルをペアでツイストすることです。これにより、ピックアップラインの周波数干渉やその他のノイズの可能性が低減される。目の写真を撮りたいなら、機器メーカーに問い合わせて、最新のソフトウェアと固定装置を手に入れるべきです。通常、このソフトウェアと固定デバイスは別料金です
