精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
半導体産業の急速な発展, ますます高速化, 高機能, 最新の自動車オーディオのシステム設計に高精度パッケージ化デバイスを適用する, 電子航法システムにおける200 MHz以上の周波数を持つ高速DDRの使用,PCBデザイナー設計目標を達成するために厳密なタイミングマッチングを達成することが要求される, 信号波形の完全性を満たすためのSIおよび電磁干渉（EMI）設計規則. この記事では、DDR 200を例として紹介します PCB設計 カーオーディオ電子航法システムにおける高速DDRの方法.
1960年代後半には、単一のラジオ機能による自動車オーディオは、車に適用され始めました。現代の電子技術の向上に伴い、カーオーディオはまた、品質、技術、機能、およびサウンドエフェクトのサポートと、シングルディスクCDプレーヤー、マルチディスクCDの組み合わせ、アンプ、スピーカー、サブウーファーなどの多様な製品の開発に伴います。マルチメディアシステムの分野へ特に21世紀の初めから、DVD時代の到来とGPS衛星ナビゲーション・ソフトウェアとハードウェアの成功した発展とともに、自動車エレクトロニクス設計は、DVD、ナビゲーション、反転ビデオ、テレビなどの集中的な機能の開発方向に導入されました。車両運転、安全性の向上.
娯楽その他の機能. 自動車オーディオ製品の機能は改善し続けている, また、システム設計者に前例のない課題をもたらします, 最も先進的な装置は、効率的で速い方法で高性能製品を設計するのに用いられることができます.
過去の自動車オーディオのシステム設計, Aの最も高いクロック周波数PCB基板は既に30～50 MHzで非常に高い, しかし、現在、ほとんどのPCBのクロック周波数は100 MHzを超える, そして、いくつかはさらにGHzのオーダーに達する. この理由から, ネットリストによって駆動される伝統的な直列設計法は、今日の設計要件を満たすことができない. 今では、更新設計の概念と設計方法を採用する必要があります. すべてのリンクを並列に考慮した並列処理. 即ち, 回路設計段階では、PCBレイアウトと配線段階においてのみ考慮された設計要件と制約条件を変更し、十分な注意と評価を与える, そして、キーコンポーネントの選択は、デザインの初期段階で分析されます, そして、鍵のネットワーク線のデザインは、考えられます. トポロジー構造, 終了とネットワーク設定のマッチング, そして、配線の開始前にPCBスタック構造を完全に考慮する, 信号間のクロストークを低減する, そして、パワー完全性とタイミング要因を確実にしてください.
本稿は，自動車オーディオナビゲーションシステムで使用されている高速ddr 200を中心に紹介した。基本的な理論と高速回路の専門的な設計経験の指導の下で、信号の整合性を確保するためのPCB設計方法。
DDRとその基本原理
ddr‐sdram，慣習的にddrと呼ぶ。DDR SDRAMは、ダブルレートの同期型ダイナミックランダムアクセスメモリである。
DDRメモリは、SDRAMメモリに基づいて開発される。SDRAMは、クロックサイクルで一度だけデータを送信し、クロックの立ち上がり期間にデータを送信するDDRメモリは、クロックサイクルにおいてデータを2回送信するが、クロックの立ち上がり期間および立ち下がり期間において1回データを送信することができる。これはダブルレート同期ダイナミックランダムアクセスメモリと呼ばれる。DDRメモリは、SDRAMと同じバス周波数で二重データ転送速度を達成できる。
CLK≠は通常のCLKクロック位相とは反対であり、差動クロック信号を形成する。CLKとCLKの交点でデータ伝送を行う、すなわちCLKの立ち上がりエッジと立ち下がりエッジの両方にデータがトリガーされ（これはCLK＿Σの立ち上がりエッジとなる）、ダブルレート伝送を実現する。
DQS（DQストローブ、データ選択パルス）はDDRSDRAMにおいて重要な機能であり、主にクロックサイクル内の各伝送サイクルを正確に区別するために使用され、受信端でDQSを使用して対応するデータDQを読み出す。
DQSは立ち上がりエッジと立ち下がりエッジの両方に有効であり、データ信号と同時に生成される。DQSおよびDQは、双方向伝送のための両方のトライステート信号である。読み出し動作の間、DQS信号のエッジは、タイミングでDQ信号のエッジに整合し、書き込み動作中は、DQS信号のエッジは、タイミングでDQ信号の中心に位置合わせされる。
1.DQSの制御原理を説明するための例としてDDR SDRAM読み出し動作タイミング図を用いる。
（1）データ出力がない場合、DQSは高インピーダンスである。
（2）リードコマンドを受けた後、DQS信号はロウインピーダンスとなり、データ出力時間の1サイクル前になる。
（3）データ信号と同時にCLKとCLKの交点でD Q信号が発生し、CLKと同じ周波数である。
（4）DQS信号は、リードパルスバーストがオーバーするまで継続し、それ以降は再び高インピーダンスレベルに戻る。
2.基本仕様
DDR SDRAMの基本仕様
3.PCB基板設計 DDR 200の方法
