精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
電子技術の発展と変化は、必然的に多くの新しい問題と新しいレベルの挑戦をボードデザインにもたらします。最初に、高密度ピンおよびピンサイズの物理的限界の増加のために、低い展開率に結果としてなる第2に、システムクロック周波数の増加に起因するタイミングおよび信号完全性問題；第三に、エンジニアは、PCBプラットフォームを使用してより複雑な、高性能なデザインを完了するために使用できるように願っています。したがって、回路 基板PCB設計には以下の3つの傾向があることが分かりにくい。
1.のデザイン高速PCB（つまり、高クロック周波数と高速エッジレート）が主流となっている。
2.製品の小型化と高性能化は、ミックスドシグナル設計技術（すなわち、デジタル、アナログ、RFが混在した設計）が同じPCBボード上で引き起こす分散効果の問題に直面しなければならない。
3.設計難易度の増加は従来の設計プロセスや設計方法につながり，pc上のcadツールは現在の技術的課題を満たすことは困難である。そのため，unixプラットフォームからntプラットフォームへのedaツールプラットフォームの移行が業界の認識傾向となっている。
1.高周波回路は集積度が高く配線密度が高い傾向がある。多層基板の使用は配線のためだけでなく，干渉を低減する有効な手段である。
2.高周波回路装置のピン間のリードベンドが少ない方が良い。高周波回路配線のリード線は、完全な直線を採用するのに最適であり、これを回す必要がある。45度程度の切断線または円弧で回してもよい。この要求は、低周波回路において銅箔の固定強度を向上させるためだけであり、高周波回路では満足する。一つの要求は、高周波信号の外部発光および相互結合を低減することができる。
3.の短いリード高周波基板デバイスピン, より良い.
4.高周波回路素子のピン間のリード層の数が少ない方が良い。すなわち、コンポーネント接続プロセスで使用されるより少ないビア（via）である。一つのビアが約0 . 5 ppfの分布容量をもたらすことができ，ビアの数を減らすことは速度を著しく増加させることができる。
5.高周波のPCB配線では、信号線の閉じた平行配線がもたらすクロストークに注意すること。干渉を大幅に低減するために、平行な信号線の反対側に広い領域を配置することができる。同一レイヤーの平行配線はほぼ避けられないが、隣接する2つのレイヤーの配線方向は互いに垂直でなければならない。
6.特に重要な信号線またはローカルユニットのための接地線の周辺対策を実施する。
7.様々な信号線はループを形成できず、接地線は電流ループを形成できない。
8.少なくとも1つの集積回路ブロック（IC）の近くに少なくとも1つの高周波デカップリングコンデンサを設置し、デカップリングコンデンサは、装置のVCCに可能な限り近くなければならない。
9.アナログ接地線（AGND）、デジタル接地線（DGND）等を公衆接地線に接続する場合は、高周波チョークを用いる。実際の高周波チョークリンクでは、配線を中心とした高周波フェライトビーズを使用し、回路図のインダクタとして使用することができ、PCB部品ライブラリには部品パッケージと配線を別々に定義する。手動で、適切な位置に共通のグランドラインの近くに移動します。
PCB基板材料の選択とPCB層の数、電子部品の選択と電子部品の電磁特性、部品のレイアウト、部品間の配線の長さと幅、PCBはすべての電磁両立性を制限する.PCB上の集積回路チップ（IC）は、PCB上の集積回路チップ（IC）は、電磁干渉（EMI）の主なエネルギー源である。従来の電磁干渉（EMI）制御技術は、一般的に含まれています：部品の合理的なレイアウト、配線の合理的な制御、電源ラインの合理的な構成、接地、コンデンサ コンデンサ、シールドおよび電磁干渉（EMI）を抑制するための他の措置は、広く工学的実践で使用され、非常に効果的です。
1.高周波デジタル信号線は短く、一般的に2インチ未満（5 cm）であり、より短くする。
2.主要な信号線は、最も中心に集中しますPCBボード.
3.クロック発生回路はPCBボードの中心付近にあり、クロックファンアウトはデイジーチェーンまたは並列に配線されるべきである。
4.電源ラインは、高周波デジタル信号ラインからできるだけ離すか、グランドラインによって分離しなければならない。電源の分配は低インダクタンスでなければならない（マルチチャンネル設計）。多層PCBにおける電源層は、グランド層に隣接しており、フィルタリングの役割に相当する。同一層の電源ラインとグランドラインはできるだけ近づける。パワー層の周りの銅箔は、グランド層よりも2つのプレーナー層間の距離の20倍後退させなければならない。グランドプレーンは分割してはならない。高速信号線がパワープレーンを横切って分割される場合は、信号線の近くに低インピーダンスのブリッジコンデンサをいくつか配置すべきである。.
5.入出力端子に使用される配線は、隣接して並列しないようにしなければならない。フィードバック結合を避けるためにワイヤ間に接地線を加えることが最善である。
6.銅箔の厚さが50μm、幅が1〜1.5 mmの場合、2 aの電流で3℃以下となる。PCBボードの配線は、できるだけ広くなければならない。集積回路、特にデジタル回路の信号線では、通常4 mm - 12ミルのワイヤ幅を使用し、電源線と接地線のワイヤ幅は40 milより良い。ワイヤの最小間隔は、主に最悪の場合のワイヤ間の絶縁抵抗及び降伏電圧によって決定され、通常、4ミル以上のワイヤ間隔が選択される。また、配線間のクロストークを低減するためには、必要に応じて配線間距離を増加させることができ、配線間のアイソレーションとして接地線を挿入することができる。
7.PCBの全ての層において、デジタル信号は、回路基板のデジタル部分においてのみルーティングされ、アナログ信号は、回路基板のアナログ部分においてのみルーティングされ得る。低周波回路のグランドは、できるだけ単一点で並列に接地する必要がある。実際の配線が困難な場合は、部分的に直列に接続し、並列に接地することができる。アナログおよびディジタル電源の分割を実現するためには、分割電源間の配線を配線することができない。分割電源間のギャップを交差させなければならない信号線は、大面積グラウンドに近い配線層上に位置する必要がある。
8.つの主要な電磁両立性問題は、電源と地面に起因する PCB, 一つはパワーノイズ, もう一つはグランドノイズ. のサイズに応じて PCBボード カレント, 電力線の幅を拡大し、ループ抵抗を低減しようとする. 同時に, データ伝送方向と一致する電源線と接地線の方向を作る, アンチノイズ能力を高めるのに役立つ. 現在, 電源とグランドプレーンのノイズは、経験に基づいて経験豊富なエンジニアによってプロトタイプ製品やデカップリングコンデンサの容量を測定することによってデフォルト値に設定することができます.
