PCB技術 - PCB基板技術のIBISモデルは信号問題を研究する

ディジタル入力の使用について/プリント基板（PCB）開発段階の出力バッファ情報仕様（IBIS）シミュレーションモデル。本論文では、IBISモデルを用いて信号の完全性計算に重要な変数を抽出し、決定する方法について述べる プリント配線板基板設計 解決策.

この抽出された値がIBISモデルの不可欠な部分であることに注意してください。

伝送線路の両端にディジタル信号を観測するときの信号完全性問題, 信号が駆動されるとき、デザイナーは結果に驚きます プリント配線板トレース. 比較的長い距離の場合, 電気信号は、瞬時変化信号よりむしろ進行波のようなものである. 回路基板上の波の挙動の良いシミュレーションはプール内の波である。同じ量の水の2.つのグループが同じ「インピーダンス」を持つので, リプルはプールを通って滑らかに通る. しかし, 細胞壁のインピーダンス差は明らかである, 波は反対方向に反射する. 電気信号を注入する プリント配線板トレース 同じ現象になる. インピーダンス不整合が生じると, この現象は同じように反映される. 不整合端インピーダンスを有するプリント配線板デバイスを示す. マイクロコントローラTi MSP 430 ARYは、クロック信号をTi ADS 8326 ADCに送ります, これは変換データをMSP 430に戻す. デバイスにおけるインピーダンス不整合に起因する反射を示す. これらの反射は伝送線路トレース上の信号完全性問題を引き起こす.

つまたは両方の端でPCBトレース抵抗整合を許容することは、反射を大いに減らすことができる。

システムの抵抗と抵抗整合の問題を解決するためには，集積回路（ic）のインピーダンス特性と，送信トレースとして働くpcbトレースのインピーダンス特性を理解する必要がある。

これらの機能を理解した後，設計者は分散伝送線路として各接続ユニットをモデル化できる。伝送線路は、シングルエンドおよび差動端子装置から開放ドレイン出力装置まで様々な回路サービスを提供する。本論文では，主にプッシュプル出力回路設計を有するシングルエンド伝送線路を紹介した。

また、以下のICピン仕様が要求される。

送信機出力抵抗

送信機の立ち上がり時間triseとfall time tfall (秒)

受信機入力抵抗

これらの仕様は通常ICメーカーの製品マニュアルにありません。

本論文で論じるように、これらの値の全ては、PCB設計中のICのIBISモデルを通じて得られ、PCB伝送軌跡をシミュレートするためにモデルを使用する。

次のパラメータを使用して送信追跡を定義します。

特性インピーダンスZ 0 (ω)

伝搬遅延D ( PS / インチ )

伝搬遅延TD（PS）の追跡

特定のPCB設計に応じて長さの長さを追跡します。例えば、PCB設計は、複数の送受信ポイントを有するバックプレーンを有することができる。3すべての伝送線路ルーティングは特定のPCBに依存する。通常、FR−4ボードのZ 0範囲は50〜75オーム、Dレンジは140〜180 ps／インチである。z 0とdの実際の値は実際の伝送路の材料と物理的な大きさに依存する。

特定の回路基板の線路伝搬遅延は次のように計算できる。

FR−4基板では、直線線（図4参照）の合理的な伝搬遅延は178 ps／インチであり、特性インピーダンスは50オームである。

トレースのワイヤインダクタンスとキャパシタンスを測定し、以下の式にこれらの値を挿入することにより、この結果を回路 基板に確認することができる。LTRは楽しみのための/インチラインインダクタンスの単位ですPS / inchは空気の誘電率であるErは材料の誘電率である。

例えば、マイクロ波送信ストリップボードラインコンデンサが2.6 pF／インチの場合、ラインインダクタンスは6.4 nH／インチ、d＝128 ps／インチ、Z＝49.4Ω≒である。

送電線が定義されると、次のステップは、回路レイアウトが集約されたシステムまたは分散システムを表すかどうかを決定することである。一般に、集約システムのサイズは小さく、分散回路はより多くのボードスペースを必要とする。小型回路は実効長（長さ）を有し、その信号は最速の電気特性よりも小さい。

適格な集約システムであるためには、PCB上の回路は以下の要件を満たさなければならない。

それらの中でtriseは秒単位の立ち上がり時間である。集積回路がPCB上で実装された後、終了戦略は問題ではない。

基本的には、伝送路に伝送された駆動信号が直ちに受信機に到達するものとする。

IBISモデルのデータ構成は、ICの電源電圧範囲に基づいている。IBISモデルは、3または6または9コーナーのデータが含まれます。これらの角度を決定する変数はシリコンプロセス1、電源電圧、接合温度である。デバイスモデルの特定のプロセス／電圧／温度（pvt）スパイス角は正確なibisモデルの作成に重要である。評価は異なり、シリコンプロセスは異なり、作成されたモデルは弱いと強いです。設計者は、部品の電力要件に応じた電圧設定を定義し、定格値、最小値、最大値の間で変化させる。

最後に、コンポーネントの定格温度範囲に従って、定格電力消費及びパッケージと環境熱抵抗の接合部、すなわち、懸垂JAは、コンポーネントのシリコン接合部の温度設定を決定する。表1は、3つのPVT変数の例と、Tiの24ビットバイオポテンシャル測定ADC ADS 129 xシリーズCMOSプロセスとの関係を示している。これらの変数は、6つのSPICEシミュレーションを実装するために使用されます。第1及び第4のシミュレーションは定格プロセスモデル，定格電源電圧及び室温での接合温度を使用した。第2および第5のシミュレーションの両方は、弱いプロセスモデル、低い供給電圧および高い接合温度を使用する。第3および第6のシミュレーションは、強力なプロセスモデル、より高い供給電圧およびより低い接合温度を使用する。

pvt値の関係はcmosプロセスの最適角度をマップする。

信号完全性評価のための指定された送信機仕様は、出力インピーダンス（ZT）と立ち上がり時間（TRIEおよびTSTIN）を含む。図5は、ADS 1296パッケージADS 129 xを示します。IBSは、自己IBISモデルファイルを一覧表示します。5インピーダンスを生成するために使用される値は[ Pin ]キーワードの下に示されます。

ブースト時間はIBISモデルデータリストのトランジェント部分にある。入出力ピンのインピーダンスは、パッケージのインダクタンスおよびキャパシタンスによってモデルインピーダンスに加えられる。図5において、「コンポーネント」、「製造者」および「パッケージ」は、特定のパッケージ、64ピンPBGA（ZXG）を記述する。特定のピンのパッケージインダクタンスとキャパシタンスは“[ピン]」キーワードの下で見つけることができます。たとえば、ピン5 eでは、信号GPIO 4、LHIGNピンとCountピン値を見つけることができます。

信号及びパッケージのラングピン（ピンインダクタンス）及びカランピンピン（ピンキャパシタンス）値はそれぞれ1.4891 nH及び0.28001 PFである。第2の重要な静電容量値は、シリコンコンデンサ（すなわちCentrcomp）である。Count COMP値はADS 129 XのモデルDIOMINI 33リストの"[ Model ]"キーワードの下にあります。IBSファイル（図6参照）。このモデルではCHONE COMPはDIOバッファの容量であり、その電源ピン電圧は3.3 Vである。“”のシンボルは、コメントを表しますしたがって、このリストの効果的なCNUM COMP値は、3.0727220 E - 12 F（典型的な値）、2.3187130 E - 12 F（最小）と3.8529520 E - 12 F（最大）です、PCBデザイナーは彼らから選ぶことができます。

本論文では伝送線路を設計するために，ibisを用いて不整合端インピーダンスを持つpcbを出発点として論じた。その後、PCB工場は、IBISモデルを通じて学習し、この伝送問題のいくつかの重要なコンポーネントを発見した。この点に関しては、この問題の解決策がなければならない。

終了訂正戦略を表示し、修正された波形を表示する. あなたがPCB送電線を設計したいならば, 最初のステップは、情報を収集することですPCB製品マニュアル. 第2のステップは、IBISモデルをチェックして、仕様入力から得られないパラメータを見つけることです/出力インピーダンス, ブーストタイム, と入力/出力容量. ハードウェアステージに入るとき, 我々は、いくつかの重要な製品仕様を見つけて、最終設計をシミュレートするために、IBISモデルを使用する必要があります.