PCB技術 - 小ピッチQFNパッケージPCB設計におけるクロストーク抑制解析

一.はじめに

高速高密度回路設計の発展傾向に伴い、QFNパッケージは0.5 mmピッチ以下のピッチに適用されている。伝送速度が増加するにつれて、PCBトレースファンアウト領域に導入される小ピッチQFNパッケージデバイスのクロストーク問題はますます顕著になってきた。8 Gbps以上の高速アプリケーションでは、このような問題を回避し、高速デジタル伝送リンクにより多くの余裕を提供することに注意してください。本文はPCB設計における小ピッチQFNパッケージ導入のクロストークを抑制する方法を分析し、このような設計に参考を提供した。

2.問題分析

PCB設計では、QFNパッケージデバイスは通常、トップ層またはボトム層からマイクロストリップワイヤを用いてファンアウトする。小ピッチQFNパッケージでは、マイクロストリップライン間の距離と、ファンアウト領域における平行走行ラインの長さに注意する必要がある。

差動線の線幅/線間隔は：8/10、線距離基準層7ミル、板はFR 4である。

シミュレーションの結果から、短平行線の場合でも、差動ポートD 1〜D 2の近端クロストークは5 GHzで−40 dBを超え、10 GHzで−32 dBを超え、15 GHzで遠端クロストークは−40 dBに達することが分かった。10 Gbps以上のアプリケーションでは、ここでのクロストークは、クロストークを-40 dB以下に制御するために最適化される必要があります。

三、最適化方案の分析

PCB設計に対して、より直接的な最適化方法は、緊密に結合された差分トレースを使用して、差分ペア間のトレース間隔を増加させ、差分ペア間の平行ストローク距離を減少させることである。

最適化されたシミュレーションの結果から、0 ~ 20 Gの周波数範囲内で、密着結合と差分対間の間隔を増やすことで差分対間の近端クロストークを4.8 ~ 6.95 dB低減できることが分かった。5 G ~ 20 Gの周波数範囲では、遠端クロストークは約1.7 ~ 5.9 dB低下した。

配線時に差動ペア間の間隔を増やし、平行距離を小さくするほか、差動配線層と基準平面間の距離を調整してクロストークを抑制することもできます。参照層に近づくほど、クロストークを抑制することが好ましい。密着結合配線方法に基づいて、TOP層とその参照層との間の距離を7ミルから4ミルに調整した。

注目すべきは、トレースと基準平面との間の距離を調整すると、差分線のインピーダンスも変化し、目標インピーダンス要件を満たすために差分線トレースを調整する必要があることです。チップのSMTパッドと基準平面との距離が小さくなると、インピーダンスも低くなります。インピーダンスを最適化するために、SMTパッドの基準平面を掘削する必要があります。中空の具体的な寸法は、スタックの状況に応じてシミュレーションによって決定する必要があります。

シミュレーションの結果から、トレースと基準平面との間の距離を調整した後、緊密結合を用いて差分対間の間隔を増加させ、0 ~ 20 Gの周波数範囲で差分対間の近端クロストークを8.8 ~ 12.3まで下げることができることが分かった。dB。0 ~ 20 Gの範囲では、遠端クロストークは2.8 ~ 9.3 dB低下した。

四、結論

シミュレーション最適化により、PCB上の小ピッチQFNパッケージによる近端差分クロストークを8 ~ 12 dB低減し、遠端クロストークを3 ~ 9 dB低減し、高速データ伝送チャネルにより多くのマージンを提供することができる。本文に係るクロストーク抑制方法はPCB配線規則とスタックを制定する際に総合的に考慮することができ、PCB設計初期の小ピッチQFNパッケージによるクロストークリスクを回避することができる。