PCB技術 - 多層PCB基板製品の性能を改善するためのEMIの解決法

電力供給回路の設計, 電磁干渉は製品性能に影響する主要因子の一つである. 現在, エンジニア向け, EMIの問題を解決する多くの方法があります. 通常, EMIを抑制する方法, EMIシミュレーション設計と適切なEMI抑制部品の選択, etc. この記事は1から始まりますPCB基板の役割とデザインテクニックをご紹介します PCB EMI放射制御における層状積層.

多層膜の性能を改善するためのEMIの解決法基板PCB製品

ICの電源ピンの近くに適切な容量のコンデンサを適切に配置することにより、IC出力電圧がより速くジャンプすることができる。だがここで問題は終わらない。コンデンサの限られた周波数応答のために、コンデンサは完全な周波数帯できれいにIC出力を駆動するのに必要な高調波電力を生成することができない。加えて、パワーバス上に形成された過渡電圧は、デカップリング経路のインダクタンスを横切って電圧降下を形成し、これらの過渡電圧は、主共通モードEMI干渉源である。どのようにこれらの問題を解決する必要がありますか？

我々の回路基板上のICに関しては、IC周辺の電力層は、高周波エネルギーをクリーン出力のために提供するディスクリートキャパシタによって漏洩されるエネルギーの一部を収集することができる優れた高周波コンデンサとみなすことができる。また、良好なパワー層のインダクタンスは小さいので、インダクタンスによって合成された過渡信号も小さく、コモンモードEMIを低減することができる。

もちろん、デジタル信号の立ち上がりエッジがより速く、より速くなっているので、パワー層とIC電源ピンとの間の接続は可能な限り短くなければならない。そして、ICパワーピンが位置するパッドに直接接続するのがベストである。これは別々に議論する必要がある。

コモンモードEMIを制御するために、パワープレーンはデカップリングを助けなければならず、十分に低いインダクタンスを有する。このパワープレーンは、パワープレーンのよく設計されたペアでなければなりません。誰かが尋ねるかもしれない、どのように良い良いですか？この問題に対する答えは、電源の供給、層間の材料、および動作周波数（すなわち、IC上昇時間の関数）に依存する。通常、電力層間隔は6 milであり、層間層はFR 4材料であり、電力層の平方センチメートル当たりの等価容量は約75 pFである。明らかに、層間隔が小さいほど、キャパシタンスが大きくなる。

100〜300 psの立ち上がり時間のデバイスは多くないが、現在のIC開発速度によれば、100〜300 psの範囲の立ち上がり時間の高いデバイスが占める割合が高い。100〜300 psの立ち上がり時間を持つ回路では、3 mil層間隔は、ほとんどの用途にはもはや適しない。その際，1 mil以下の層間隔で積層技術を使用し，fr 4誘電体材料を高誘電率材料に置き換える必要があった。現在、100〜300 psの立ち上がり時間回路の設計要件を満たすことができる。

将来的に新しい材料および新しい方法を使用することができるが、一般的な1～3 nsの立ち上がり時間回路、3～6ミル層間隔およびFR 4誘電体材料のために、通常は、ハイエンド高調波を処理し、過渡信号を十分に低くすることができ、すなわち、コモンモードEMIを非常に低くすることができる。本条で与えられたPCB積層スタッキング例は、3〜6ミルの層間隔を仮定する。

電磁遮蔽

信号トレースの観点から、良好な積層戦略は、1つまたは複数の層に全ての信号トレースを置くべきであり、これらの層は、パワー層または接地層の隣にある。電源に関しては、電力層が接地層に隣接し、電力層と接地層との間の距離ができるだけ小さいことが、良好な積層戦略であるべきである。これは我々が「階層化」戦略と呼ぶものです。

PCBスタッキング

どのようなスタック戦略は、EMIを抑制し、抑制するのに役立ちますか？以下の積層スタッキング方式は、電源電流が単一の層に流れ、単一の電圧または複数の電圧が同じ層の異なる部分に分布していると仮定する。複数のパワー層の場合については後述する。

4層板

4層のボード設計にはいくつかの潜在的な問題がある。まず、信号層が外側層上にあっても、パワーが高く、接地層が内側層にある場合、厚さ62 mmの従来の4層基板は、パワー層と接地層との間の距離が依然として大きくなっている。

コスト要件が最初の場合は、次の2つの伝統的な4層のボードの選択肢を考慮することができます。これらの解決策の両方は、EMI抑制の性能を向上させることができるが、基板上の構成要素密度が十分に低く、構成要素の周囲に十分な領域が存在する（必要な電源銅層を配置する）用途に適している。

第一は好ましい解決策である. の外側の層 プリント配線板接地層, そして、中間の2.層は信号です/パワーレイヤー. 信号層上の電源は、広い線でルーティングされる, これは、電源電流の経路インピーダンスを低くすることができる, また、信号マイクロストリップパスのインピーダンスも低い. EMI制御の展望から, これは、最高の既存の4層です プリント配線板構造; 第2のソリューションは、外層に電源と接地を使用し、と中央2.層の信号. 伝統に比べて 4層板, 改善は小さい, そして、層間インピーダンスは、従来と同じくらい貧弱です 4層板.

トレースインピーダンスを制御したい場合、上記スタッキングスキームは、パワーおよびグラウンド銅アイランドの下にトレースを配置するのに非常に慎重でなければならない加えて、電力またはグランド銅島は、できるだけ相互接続されるべきである。DCと低周波数接続性を確保する。

6層板

4層ボード上のコンポーネントの密度が比較的高い場合、6層のボードが最適です。しかし、6層基板設計におけるスタックスキームは、電磁場を遮蔽するのに十分でなく、パワーバスの過渡信号の低減にほとんど効果がない。第1の例では、電源とグランドはそれぞれ2層目と5層目に配置されている。電源の高い銅インピーダンスのため、コモンモードEMI放射を制御することは非常に好ましくない。しかし，信号インピーダンス制御の観点から，この方法は非常に正しい。