1.高周波信号の配線時に注意すべき問題は何ですか。信号線のインピーダンス整合他の信号線との空間的分離、デジタル高周波信号では、差動線の効果がより高くなります。
2.配線板のレイアウトでは、電線が密集していると、配線板の電気的性能に影響を与えることは言うまでもありません。回路基板の電気性能を向上させるにはどうすればいいですか。低周波信号では、ビアリングは重要ではありません。高周波信号に対しては、できるだけビアリングを減らします。多くの回線がある場合は、PCB多層板を考慮します。
3.PCBボードにデカップリングキャパシタをもっと増やしたほうがいいですか。デカップリングキャパシタは、適切な位置に適切な値を追加する必要があります。例えば、アナログデバイスの電源ポートに追加する必要があり、異なる周波数のスプリアス信号をフィルタリングするために異なる容量値を使用する必要があります。
4.良い取締役会の基準は何ですか。配置は合理的で、電源ケーブルの電源冗長性は十分で、高周波インピーダンスと低周波配線は簡潔である。
5.信号差に対するスルーホールとブラインドホールの影響はどのくらいですか。適用される原則は何ですか。ブラインド穴または埋め込み穴を使用することは、多層板の密度を高め、層数と板サイズを減らし、めっき穴の数を大幅に減らす有効な方法である。
しかし、比較すると、貫通孔はプロセス上実現しやすく、コストが低いため、設計には通常貫通孔が使用されている。
6.モジュール混合システムについては、電気層を分割し、接地層は銅で被覆することを提案する人もいる。他の人は、電気接地層を分割し、電源端子に異なる接地を接続することをお勧めしますが、信号の戻り道が遠くなります。特定のアプリケーションに適切な方法を選択する方法20 MHz以上の高周波信号線があり、長さと数が比較的大きい場合、このアナログ高周波信号は少なくとも2つのレイヤを必要とする。信号線の層、広い面積で接地され、信号線の層は十分なビアを接地する必要があります。この目的は、
アナログ信号の場合、これは完全な伝送媒体とインピーダンス整合を提供し、
接地面はアナログ信号を他のデジタル信号から分離する、
接地回路は十分に小さいです。あなたはすでに多くの穴を作っているので、接地は大平面です。
7.回路基板では、信号入力プラグインはPCBの一番左にあり、MCUは右にあるので、レイアウトでは、安定電源チップはコネクタの近くに置かれ(電源ICは比較的長い経路を通って5 V出力される)、または電源ICを中心の右に置く(電源ICの出力5 V線はMCUに到達するのは比較的短いが、入力電源セグメント線は比較的長いPCB基板を通過する)?それとももっと良いレイアウトがありますか?まず、信号入力プラグインはアナログデバイスですか?アナログデバイスの場合は、電源レイアウトがアナログ部分の信号整合性にできるだけ影響しないことをお勧めします。そのため、いくつかの考慮要素があります:まず、定圧電源チップは比較的に清潔で、低リップルの電源ですか?アナログ部分の電源は電源に対する要求が比較的に高い、アナログ部とMCUが同じ電源であるにもかかわらず、高精度回路の設計では、アナログ部とデジタル部の電源を分離することを提案し、アナログ回路部分への影響を最小限に抑えるためには、デジタル部分の電源を考慮する必要があります。
8.高速信号チェーンの応用において、複数のASICはアナログ及びデジタル接地を有する。地面は分割されるべきですか?既存のガイドラインは何ですか。どちらが効果的ですか。今のところ結論は出ていない。通常、チップの説明書を参照することができます。すべてのADIハイブリッドチップのマニュアルでは、チップ設計に応じて、接地スキームを使用することをお勧めします。共通接地に使用することをお勧めします。分離に使用することをお勧めします。
9.等しい回線長を考慮すべき時期はいつですか。等長ケーブルの使用を検討する場合、2本の信号線の長さの最大差はどのくらいですか。計算方法差動線計算思想:正弦波信号を伝送する場合、その長さの差はその伝送波長の半分に等しく、位相差は180度である。このとき、2つの信号は完全に打ち消されます。したがって、このときの長さ差は最大値となる。同様に、信号線差はこの値より小さくなければならない。
10.高速蛇行ルーティングに適した状況は何ですか。何か欠点がありますか。例えば、差分布線の場合、2組の信号が直交する必要がある。蛇行ルートは応用の違いによって異なる機能を持っている:蛇行トレースがコンピュータボード上に現れた場合、それは主にフィルタインダクタンスとインピーダンス整合の役割を果たし、回路の耐干渉能力を高める。コンピュータボード内の蛇行トレースは、PCI Clk、AGPCIK、IDE、DIMMなどの信号線などのクロック信号に主に使用されています。
一般的なPCBボードであれば、フィルタインダクタンスの役割に加えて、無線アンテナのインダクタンスコイルなどとしても使用できます。例えば、2.4 Gインターホンでインダクタンスとして使用します。
一部の信号の配線長は厳密に等しくなければならない。高速デジタルPCBボードの等線長は、システムが同じ周期で読み取るデータの有効性を確保するために、信号ごとの遅延差を1つの範囲内に保持するためである(遅延差は1クロック周期を超え、次の周期のデータは誤って読み取られる)。例えば、INTELHUBアーキテクチャには233 MHzの周波数を使用する13個のHUBLinkがあります。時間の遅れによる危険性を排除するために、それらの長さは厳密に等しくなければならない。巻線は唯一の解決策です。一般に、遅延差は1/4クロック周期を超えず、単位長当たりの線遅延差も一定であることが要求される。遅延は線幅、線路長、銅厚、層構造と関係があるが、線路が長すぎると分布容量と分布インダクタンスが増加する。、信号品質が低下する。そのため、クロックICピンは通常端部に接続されているが、蛇行トレースはインダクタンスの役割を果たしていない。逆に、インダクタンスは信号立上りエッジにおける高調波の位相シフトをシフトさせ、信号品質の劣化を招く。したがって、蛇行線間隔は少なくとも線幅の2倍であることが要求される。信号の立ち上がり時間が小さいほど、分布容量や分布インダクタンスの影響を受けやすくなる。
特定の特定の回路では、蛇行軌跡は分布パラメータLCフィルタとして機能する。
11.PCBを設計する際、電磁互換性EMC/EMIをどのように考慮するか、どのような点を詳細に考慮する必要がありますか。どのような措置をとりましたか。EMI/EMC設計では、レイアウトの開始時にデバイスの位置、PCBスタックの配置、重要な接続のルーティング、およびデバイスの選択を考慮する必要があります。例えば、クロックジェネレータの位置は外部コネクタに近接してはならない。高速信号はできるだけ多くの内層に到達しなければならない。特性インピーダンス整合と参照層の連続性に注意して、反射を減らす。装置によって推進される信号の変換速度はできるだけ小さくして、高さを減らすべきである。周波数成分は、デカップリング/バイパスキャパシタを選択する際に、その周波数応答が電力平面ノイズを低減する要求を満たしているかどうかに注意しなければならない。また、高周波信号電流の戻り経路に注意して、ループ面積をできるだけ小さくして(つまり、ループインピーダンスをできるだけ小さくして)、放射を減らすようにします。地上波は、高周波ノイズの範囲を制御するために分割することもできる。最後に、PCBと筐体の間のシャーシ接地を正しく選択します。
12.無線周波数広帯域回路PCBの伝送路を設計する際に注意すべきことは何ですか。伝送路の接地穴をどのように設定するのが適切ですか。インピーダンスマッチングを自分で設計する必要がありますか、それともPCB加工工場と協力する必要がありますか。この問題には考慮すべき要素がたくさんある。例えば、PCB材料の各種パラメータ、これらのパラメータに基づいて最終的に構築された伝送路モデル、装置のパラメータなどがあります。インピーダンスマッチングは通常、メーカーから提供された情報に基づいて設計されます。
13.アナログ回路とデジタル回路が共存する場合、例えば、半分がFPGAまたはモノリシックコンピュータのデジタル回路部分であり、もう半分がDACと関連増幅器のアナログ回路部分である。電圧値の異なる電源がたくさんあります。デジタル回路とアナログ回路の両方で使用されている電圧値電源に遭遇した場合、汎用電源を使用できますか。配線とビーズレイアウトにはどのようなテクニックがありますか。通常は、より複雑でデバッグが困難になるため、この方法を使用することは推奨されていません。
14.高速多層PCBを設計する際の抵抗器やコンデンサなどのデバイスのパッケージ選択の主な根拠は何ですか。どのバッグがよく使われているのか、いくつか例を挙げてくれませんか。0402携帯電話によく使われる、0603一般的な高速信号モジュールによく用いられる、パッケージが小さいほど寄生パラメータが小さくなることが基本です。もちろん、メーカーによって同じパッケージは高周波性能に大きな違いがあります。重要な場所で高周波特殊コンポーネントを使用することをお勧めします。
15.一般的に、デュアルパネルの設計では、信号線と接地線のどちらを先に取るべきですか。この点は全面的に考慮しなければならない。レイアウトを最初に考える場合は、配線を考慮してください。
16.高速多層PCBを設計する上で、最も重要な問題は何ですか。この問題を詳しく解決できますか。最も注意しなければならないのは、各層の信号線、電源線、接地、制御線をどのように区分するかという設計です。一般的な原理は、アナログ信号とアナログ信号の接地は少なくとも1つの別個の層でなければならない。また、個別の電源層を使用することも推奨されます。
17.私はいつ2階、4階、6階板を使うべきですか。厳しい技術的制限(数量的理由を除く)がありますか。CPUの周波数または外部デバイスとのデータ対話周波数を基準にしていますか。多層基板の使用は、まず完全な接地面を提供することができ、配線を容易にするためにより多くの信号層を提供することができる。CPUが外部ストレージデバイスを制御する必要があるアプリケーションには、相互作用の周波数を考慮する必要がある。周波数が高い場合は、完全な接地面を保証する必要があります。また、信号線は同じ長さを維持しなければなりません。
18.アナログ信号伝送に対するPCB配線の影響をどのように分析し、信号伝送中に導入されたノイズが配線またはオペアンプ装置によって引き起こされたかをどのように区別するか。これは区別しにくいが、配線に追加のノイズを導入しない唯一の方法はPCB配線を通過することである。
19.高速多層PCBの場合、電源線、アース線、信号線の適切な線幅設定は何ですか。一般的な設定は何ですか。例を挙げてもいいですか。たとえば、動作周波数を300 Mhzに設定するには?300 MHzの信号については、線路幅と線路と地面との距離を計算するためにインピーダンスシミュレーションを行う必要があります。電力線は電流の大きさに応じて線幅を決定する必要がある。信号PCBを混合する場合、「線」は通常、接地ではなく、回路抵抗が最小であり、信号線の下に完全な平面があることを保証するために、平面全体を表すために使用される。
20.最適な放熱効果を達成するには、どのようなレイアウトが必要ですか。PCB中の熱は主に3つの源がある:電子部品の加熱、PCB自体の加熱、および他の部品から伝達される熱。
この3つの熱源の中で、コンポーネントが発生する熱量が最も大きく、主な熱源であり、次にPCBプレートが発生する熱量である。外部から伝達される熱はシステムの全体的な熱設計に依存し、しばらく考慮されない。
その後、熱設計の目的は、コンポーネントの温度とPCBボードの温度を下げ、システムが適切な温度で正常に動作するようにするための適切な措置と方法をとることです。主に熱の発生を減らし、放熱を加速させることで実現されています。