精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
電子技術の急速な発展と様々な分野における無線通信技術の広い応用, 高周波, ハイスピード, そして、高密度は徐々に現代の電子製品の重要な開発傾向の1つになりました. 高周波信号伝送と高速化 PCB高周波ボード 微小穴に向かって動く/ブラインドビア, 細線, 均一で薄い誘電体層. 高周波, 高速, 高密度, 多層PCB高周波ボード デザイン技術は重要な研究分野になった. ハードウェア設計作業の長年の経験に基づきます, 参照用の高周波回路の設計手法と注意事項をまとめた.
1. 選択方法 PCB高周波ボード?
PCB高周波ボード材料の選択は、会議設計要件と大量生産とコストのバランスを取らなければならない。設計要件は、電気および機械部品の両方を含む。この材料問題は、通常、非常に高速なPCB高周波ボード（GHzより大きい周波数）を設計するときに重要である。例えば、一般的に使用されるFR−4材料では、数GHzの周波数での誘電損失は、信号減衰に大きな影響を与え、適切でない場合がある。電気に関する限り、誘電率と誘電損失が設計された周波数に適しているかどうかについて注意してください。
高速設計における信号完全性問題の解決法
信号の完全性は基本的にインピーダンス整合の問題である。インピーダンス整合に影響する要因は、信号源の構造インピーダンス、トレースの特性インピーダンス、負荷端の特性、およびトレースのトポロジを含む。解決策は、配線の終了と調整のトポロジーに依存することである。
3 .高周波干渉を避ける方法
The basic idea to avoid high-frequency (PCB高周波ボード) interference is to minimize the interference of 高周波ボード) signal electromagnetic fields, which is the so-called crosstalk (Crosstalk). 高速信号とアナログ信号の間の距離を増やすことができる, またはグラウンドガードを追加する/アナログ信号のそばのShunt跡. デジタルグラウンドからアナロググランドまでのノイズ干渉にも注意を払う.
受信端での差動線路対の間に整合抵抗を付加することはできるか。
受信端の差動線路対の間の整合抵抗は通常加算され、その値は差動インピーダンスの値と等しくなければならない。信号品質がよりよくなるこの方法。
一つの出力端子を持つクロック信号線の差動配線の実装方法
差動配線を用いるためには、信号源と受信端の両方が差動信号であることを意味する。したがって、1つの出力端子のみを有するクロック信号に対して差動配線を使用することはできない。
6 .差分配線法はどうなっているか
差動対のレイアウトに注意を払う2点がある。一つは、2本のワイヤの長さができるだけ長くなければならないことであり、もう一方は、2つのワイヤ（この距離が差動インピーダンスによって決定される）間の距離が一定に保たれなければならないこと、すなわち並列に保たれることである。つの平行な方法があります、1つは2つのワイヤーが同じ側の側で動くということです、そして、もう一方は2つのワイヤーが上下に2つの隣接した層で動くということです。一般に、サイドバイサイド（サイドバイサイド、サイドバイサイド）は、より具体的に実施される。
なぜ、差動対の配線は近接して並列になるのか。
差動対の配線は、適当に近接して並列にすべきである。いわゆる適当な接近は、距離が微分インピーダンスの値に影響するので、差動対を設計するための重要なパラメータである。並列性の必要性はまた、差動インピーダンスの整合性を維持することである。つの線が突然、そして、近くであるならば、差動インピーダンスは矛盾します
(シグナルの整合性)と時間遅延( timingdelay )。
8 .マニュアル配線と高速信号の自動配線の矛盾の解消
現在，強い配線ソフトウェアの自動ルータの多くは，巻線方法とビア数を制御するための制約を設定している。様々なeda企業の巻線エンジン機能と制約設定項目は，時々大きく異なる。たとえば、蛇行巻きの方法を制御するのに十分な制約があるかどうか、差動ペアのトレース間隔を制御するかどうか。これは自動ルーティングのルーティング方法がデザイナーの考えを満たすかどうかに影響します。また、配線を手動で調整することの難しさも、巻き取りエンジンの能力に絶対的に関連している。例えば、トレースの押し付け能力、ビアの押し付け能力、銅被覆へのトレースの押出し能力などであるので、強力な巻線エンジン能力を有するルータを選択することは解決策である。
9実配線における理論的コンフリクトの取り扱い
基本的に、アナログ/デジタルグラウンドを分割して分離することは正しい。なお、信号トレースは、分割された場所（濠）をできるだけ交差させてはならず、電源および信号の戻り電流経路が大きすぎることはない。
水晶発振器はアナログ正帰還発振回路である。安定した発振信号を有するためには、ループゲイン及び位相仕様を満たす必要がある。このアナログ信号の発振仕様は容易に乱される。groundGuardtraceでさえ、それは完全に干渉を隔離することができないかもしれません。そして、それがあまり遠く離れている場合、グランドプレーン上のノイズはまた、正帰還発振回路に影響を及ぼす。したがって、水晶発振器とチップの間の距離は、できるだけ近くなければならない。
Indeed, 高速配線とEMI要件の間に多くの競合がある. しかし、基本的な原理は、EMIによって追加された抵抗、キャパシタンスまたはフェリトリービーズが信号のいくつかの電気的特性が仕様を満たすことができないことであるということである. したがって, これは、トレースの配置のスキルを使用して最適です PCB高周波ボード EMI問題を解決または低減するために, 内部層に行く高速信号のような. 最後に, 抵抗コンデンサまたはferritebead方法は、信号に対する損傷を減らすために用いる.
10 .マイクロストリップラインモデルを使用して、パワープレーン上の信号線の特性インピーダンスを計算することは可能か？電源と接地面の間の信号はストリップラインモデルを用いて計算できるか？
はい, 特性インピーダンスを計算するとき, パワープレーンとグランドプレーンの両方を基準面とみなす必要がある. 例えば, a 四層板トップ層パワー層. この時に, トップ層の特性インピーダンスモデルは、パワープレーンを基準面とするマイクロストリップラインモデルである.
