PCB技術 - PCB信号の完全性を得る

Signal integrity (Signal Inte grity, SI) refers to the quality of the signal on the signal line, それで, 回路の正しいタイミングと電圧で応答する信号の能力. 回路の信号が、必要なタイミングで受信機に到達できるならば, 期間, と電圧振幅, 回路が良好な信号完全性を有すると判定できる. 逆に, 信号が正常に応答できない場合, 信号完全性問題が発生する.

信号完全性問題は信号歪みを引き起こすかまたは直接引き起こす, タイミングエラー, 不正確なデータ, アドレス, 制御線, とシステムエラー, システムをクラッシュさせる. これは高速プロダクトデザインの非常に注目すべき問題になっている. 本稿では、まず PCB シグナル完全性, 次に、 PCB シグナル完全性, そして最後に、信号の完全性を保証する方法を紹介します PCB デザイン.

PCB信号の整合性の問題が含まれます

PCB 信号完全性問題は主に信号反射を含む, クロストーク, 信号遅延, タイミングエラー.

反射：信号が伝送線路上で伝送されるとき、高速PCB上の伝送線路の特性インピーダンスが信号のソースインピーダンスまたは負荷インピーダンスに一致しない場合、信号は反射し、信号波形がオーバーシュート及びアンダーシュートを引き起こす。リンギング現象オーバーシュート（overhoot）は、信号レベルの第1のピーク（または谷）を指し、それは、電力レベルより上の余分な電圧の影響または基準グランドレベルより下の効果である

アンダーシュート（Unders hoot）は、信号遷移の次の谷（またはピーク）を指す。過度のオーバーシュート電圧は、デバイスにダメージを与えるのに長時間影響を与え、アンダーシュートはノイズマージンを減少させ、リンギングは信号安定化に要する時間を増加させ、それによってシステムタイミングに影響を与える。

2. クロストーク PCB, クロストークは、信号が伝送線路上を伝搬するとき、相互キャパシタンス及び相互インダクタンス結合を介して隣接する伝送線路に電磁エネルギーに起因する望ましくない雑音干渉を意味する. それは、異なる構造に起因する電磁界です. 同じ地域の相互作用によって生じる. 相互キャパシタンスは結合電流を誘導する, これは容量性クロストークと呼ばれる。相互インダクタンスは結合電圧を誘導する, 誘導クロストークという. で PCB クロストークはトレース長に関係する, 信号線間隔, 基準面の状態.

（3）信号遅延及びタイミングエラー：信号線は、限られた速度でPCB線上で伝送され、信号は駆動端から受信端に送られ、その間に伝送遅延が生じる。過度の信号遅延または信号遅延不整合は、タイミングエラーおよび論理デバイス機能の混乱を引き起こす可能性がある。

信号インテグリティ解析の高速ディジタルシステム設計解析は，製品の性能を効果的に向上させるだけでなく，製品開発サイクルを短縮し，開発コストを低減することができる。ディジタル・システムの高速化・高密度化に伴い，この設計ツールをマスターすることが非常に緊急かつ必要である。

信号完全性解析モデルと計算解析アルゴリズムの継続的改善と改善において，信号の健全性を用いた計算機設計と解析のためのディジタルシステム設計法が広く網羅されている。

PCB信号完全性ステップ

1. デザイン前の準備

設計が始まる前に，まず部品の選択，工程選択，回路基板製造コスト管理などの仕事を導くために，まず設計戦略を決定し，決定しなければならない。SIに関する限り、設計結果が明らかなSi問題、漏話またはタイミング問題を持たないことを確実とするために、計画または設計ガイドラインを形成するために事前に研究を行う必要があります。

回路基板の積み重ね

いくつかのプロジェクトチームは、数の決定に大きな自治を持っています PCB層, 他はそうしない. したがって, あなたがどこにいるか理解することが重要です.

他の重要な質問が含まれます：期待される製造公差は何ですか？回路基板上の期待される絶縁定数は何か？ライン幅と間隔の許容誤差は何ですか？グラウンド層と信号層の厚さと間隔の許容誤差は何か？これらの手紙

情報は、事前の配線段階で使用することができます。

上記のデータに基づいて、カスケードを選択することができます。他の回路基板またはバックプレーンに挿入されるほとんどすべてのPCBが厚み要件を有し、ほとんどの回路基板製造業者は、製造可能な異なるタイプの層に対して、厚さの要件を一定にしており、これは最終スタックの数を大きく制限する。あなたは、カスケードの数を定義するためにメーカーと密接に働きたいかもしれません。インピーダンス制御ツールを使用して、異なる層に対する目標インピーダンス範囲を生成し、製造者によって提供される製造公差及び隣接する配線の影響を考慮する必要がある。

クロストークとインピーダンス制御

隣接する信号線からの結合は、クロストークを生じ、信号線のインピーダンスを変化させる。隣接する並列信号ラインの結合解析は、信号ライン間の、または様々なタイプの信号線間の「安全」または予想される間隔（または平行配線長）を決定することができる。

例えば、100 mV未満にデータ信号ノードクロストークにクロックを制限したいが、信号トレースを並列に保つ場合、任意の与えられた配線層上の信号間の最小許容間隔を見つけるために計算またはシミュレーションを使用することができる。同時に、デザインが重要なインピーダンスノード（またはクロックまたは専用の高速メモリアーキテクチャ）を含む場合、所望のインピーダンスを得るために、1つの層（またはいくつかの層）上に配線を配置しなければならない。

重要な高速ノード

遅延と時間スキューはクロックルーティングにおいて考慮されなければならない重要な因子である. 厳しいタイミング要件のため, そのようなノードは、通常、最良のSi品質を達成するために終端デバイスを使用しなければならない. これらのノードは事前に決定すべきである, また、信号の整合性設計指標を調整するために、コンポーネントの配置及び配線を調整するのに要する時間を計画する必要がある.