ボード上のさまざまな信号を安定させようとすると、信号の完全性に問題が発生する可能性があります。IBISモデルは、これらの問題を解決する簡単な方法です。IBISモデルを使用して信号完全性計算のために重要な変数を抽出し、PCB設計のためにソリューションを見つけることができます。IBISモデルから抽出された様々な値は、信号完全性設計計算の構成要素である。
システム内の伝送路整合の問題を処理するには、集積回路とPCB回線の電気インピーダンスと特性を理解する必要があります。図1は、シングルエンド伝送路の構成を示す。
図1送信機、伝送路、および受信機コンポーネントを接続するシングルエンド伝送路
伝送路については、IC IBISモデルからICの送信機出力インピーダンス(ZT、Isla©)と受信機入力インピーダンス(ZR、Isla©)を抽出することができます。多くの場合、ICメーカーの製品仕様はこれらの集積回路(IC)仕様を記述していませんが、IBISモデルを通じてこれらの値をすべて取得することができます。
伝送路は、特性インピーダンス(Z 0、Isla©)、板伝播遅延(D、ps/in)、線伝播遅延(tD、秒)、トレース長(length、インチ)の4つのパラメータを使用して定義できます。一般的に、FR−4プレートのZ 0範囲は50〜75島、D範囲は140 ps/in〜180 ps/inである。Z 0およびDの実際の値は、実際の送電線の材料および物理的なサイズに依存する(「参照1」)。特定の回路基板上の回線遅延(tD)は、使用しているトレース長(length)に伝播遅延(D)を乗算したものと同じです。すべての板材の計算方法は、
D=1012オンス、(CTR*LTR)または
Z 0=オンス、(リットル/リットル)
tD=D*長さ
FR-4プレートを使用した場合、合理的なストリップ線伝播遅延は178 ps/インチ、特性インピーダンスは50°である。
信号完全性評価のためのトランスミッタ仕様は出力インピーダンス(ZT)である。出力インピーダンスを決定する際、IBISモデルの[Pin]領域は、各ピンの抵抗、インダクタンス、容量の寄生値を提供します。その後、パッケージ容量と各バッファの容量値(C _ comp)を一緒にして、より明確に理解することができます。
[Pin]キーワードの上の[Component]、[Manufacturer]、および[Package]で説明しているように、[Pin]キーワードは特定のパッケージに関連しています。ピンに関係しているので、パッケージ容量とインダクタンスが[Pin]キーシートに見つかります。例えば、ads 129 x.ibsモデル(「参考文献2」)では、図2は、ピン5 E(PBGA、64ピンパッケージ)信号GPIO 4のL _ pin値とC _ pin値をどこで見つけることができるかを示している。
図2のads 1296 zxgパケットのパケットリスト(C _ pin値を含む)
信号とパッケージL _ pin(ピンインダクタンス)とC _ pin(ピンキャパシタンス)はそれぞれ1.489 Nhと0.2801 pFである。
2つ目の重要な容量値は、[Model]キーのC _ comp値です。IBISモデルで正しいモデルを見つけたように、C _ comp値のリストも見つかります。図3にDIO _ 33モデルにおけるC _ compの例を示す(「参考文献2」)。
図3は、ads 129 x.ibsにおいて、DIO _ 33型とその関連C _ comp値のリストである。
図3の宣言では、「|」記号は注釈を表している。この文の有効なC _ comp(「参照3」)のリストは、次のとおりです。
|標準最小値最大値
|(公称PVT)(高速PVT)
C _圧縮機3.0727220 e-12 2.3187130 e-12 3.8529520 e-12
このリストでは、PCB設計者は3つの値から選択できます。PCB伝送路設計段階では、3.072722 Pfの典型的な値が正しい選択である。
IBISモデルはPCB設計者にいくつかの手がかりを提供し、プロトタイプ設計に入る前に回路基板をシミュレートすることができるようにした。検索方法を知っていれば、IBISモデルはすべてのピンの特性インピーダンスと容量を提供することができます。評価の次のステップは、各バッファの入出力抵抗を決定することです。次に紹介します。