回路基板上のさまざまな信号を安定化しようとすると、信号の完全性の問題がいくつかのトラブルを引き起こす可能性があります。IBISモデルは、これらの問題を解決する簡単な方法です。IBISモデルを使用して信号整合性計算の重要な変数を抽出し、PCB設計のためのソリューションを見つけることができます。IBISモデルから抽出された様々な値は、信号完全性設計計算の構成要素である。
システムで伝送路整合の問題を処理する場合は、集積回路とPCB回線の電気インピーダンスと特性を理解する必要があります。図1は、シングルエンド伝送路の構成を示す。
図1送信機、伝送路、および受信機コンポーネントを接続するシングルエンド伝送路
伝送路については、IC IBISモデルからICの送信機出力インピーダンス(ZT、μ)と受信機入力インピーダンス(ZR、μ)を抽出することができます。多くの場合、ICメーカーの製品仕様はこれらの集積回路(IC)仕様を記述していませんが、IBISモデルでこれらの値をすべて取得することができます。
伝送路は、特性インピーダンス(Z 0、μ)、板伝播遅延(D、ps/in)、線伝播遅延(tD、秒)、トレース長(length、インチ)の4つのパラメータを使用して定義できます。一般的に、FR-4プレートのZ 0範囲は50μから75μ、D範囲は140 ps/inから180 ps/inである。Z 0とDの実際の値は実際の伝送路の材料と物理サイズに依存する(「文献1」参照)。特定の回路基板上の回線遅延(tD)は、伝播遅延(D)に使用するトレース長(length)を乗算したものと等しい。すべての板材の計算方法は以下の通りである:
tD=D*長さ
FR-4プレートを使用した場合、合理的なストリップ線伝播遅延は178 ps/inch、特性インピーダンスは50μであった。
信号完全性評価のための送信機仕様は出力インピーダンス(ZT)である。出力インピーダンスを決定する際、IBISモデルの[Pin]領域は、各ピンの抵抗、インダクタンス、容量の寄生値を提供します。その後、パッケージ容量と各バッファの容量値(C _ comp)を一緒にして、より明確に理解することができます。
[Pin]キーワードの上の[Component]、[Pmanufacturer]、および[Package]の説明に従って、[Pin]キーワードは特定のパッケージに関連付けられています。ピンに関連しているため、パッケージ容量とインダクタンスは[Pin]キーテーブルにあります。例えば、ads 129 x.ibsモデル(「参照2」)では、図2は、ピン5 E(PBGA、64ピンパッケージング)信号GPIO 4のL _ pin値とC _ pin値をどこで見つけることができるかを示している。
図2:C _ pin値を含むads 1296 zxgパケットのパケットリスト
信号とパッケージL _ pin(ピンインダクタンス)とC _ pin(ピンキャパシタンス)はそれぞれ1.489 Nhと0.2801 pFである。
2つ目の重要な容量値は、[Model]キーのC _ comp値です。IBISモデルで正しいモデルを見つけたように、C _ comp値のリストも見つかります。図3は、DIO _ 33モデルにおけるC _ compの例を示す(「参照2」)。
図3は、ads 129 x.ibsにおいて、DIO _ 33モデルとその関連C _ comp値のリストである。
図3の宣言では、「|」記号は注釈を表している。この文の有効なC _ comp(「参照3」)のリストは、次のとおりです。
|典型的な最小最大
|(公称PVT)(高速PVT)
C_comp 3.0727220e-12 2.3187130e-12 3.8529520e-12
このリストでは、PCB設計者は3つの値から選択できます。PCB伝送路設計段階では、3.072722 Pfの典型的な値が正しい選択である。
IBISモデルは、PCB設計者にプロトタイプ設計を行う前に回路基板をシミュレートできるようにする手がかりを提供しています。検索方法を知っていれば、IBISモデルはすべてのピンの特性インピーダンスと容量を提供することができます。評価の次のステップは、各バッファの入出力抵抗を決定することです。次に紹介します。