PCBブログ - CADenceに基づく高速PCBボードの設計について

1. 紹介
対応高速 PCBボード ますます広く使われている, デザインはますます複雑である. コミュニケーションの需要が増大する, 信号伝送と処理の速度が速くなっている. 高速回路には2つの意味がある, 高周波. デジタル回路の周波数が45 MHzから50 MHzに達するか、またはそれを超えると一般的に信じられている, そして、この周波数で動作する回路は、システム全体の3分の1を占めている, それで、それは呼ばれます高速 回路. 加えて, 信号の立ち上がりと立ち下がり時間を考える, 信号の立ち上がり時間が信号伝送遅延の6倍未満であるとき, シグナルは高速 シグナル, 信号の特定の周波数とは何の関係もない.

2. の基本的な内容高速 PCBボードデザイン
最近の回路設計における高速回路設計はますます大きくなっている。デザインはますます難しくなっている, その解決だけでなく高速 デバイス, しかし、デザイナーの知恵と慎重な仕事も必要です, 慎重に研究し、特定の状況を分析する必要があります, 既存を解決する高速 回路問題. 一般的に言えば, この設計は主に3つの側面を含んでいる, 電磁両立性設計, パワーインテグリティ設計.

2.1 シグナルイン設計

シグナル完全性は信号線上のシグナルの品質を意味します。良好な信号完全性を有する信号は、必要なときに達成するために必要な電圧レベル値を有することを意味する. 貧弱なシグナル完全性は、どんな要因でも引き起こされません, しかし、ボードレベルのデザインの要因の組み合わせで. 特に高速回路で, 使用されるチップのスイッチング速度は速すぎます, 端末部品の配置は合理的ではない, 回路の相互接続は合理的ではないので、信号の完全性問題を引き起こす. 主にクロストークを含む, 反射, オーバーシュートとダウンシュート, 振動, 信号遅延, etc.

2.1.1クロストーク
クロストークは2つの隣接する信号線間の不要な結合である。信号線間の相互インダクタンスと耐性は、線上のノイズを引き起こす. したがって, それは、誘導クロストークと容量性クロストークに分けられる, これは、結合電流および結合電圧の原因となる. 信号のエッジ率が1 ns以下のときにクロストークを考慮すべきである. 信号線に交互の信号電流があるならば, 交番磁界を発生させる, そして、磁界中の隣接する信号線は信号電圧を誘起する. 一般的なパラメータ PCBボード レイヤー, 信号線間の距離, 駆動端と受信端の電気的特性, そして、信号線の接続モードは、漏話に対する確かな影響を有する. Catence信号シミュレーションツール, 6つの結合信号線は、同時にクロストークの後にシミュレートされることができる. 設定可能な走査パラメータは PCBボード, 培地厚, 浸漬銅の厚さ, 信号線の長さと幅, 信号線間隔. シミュレーションで, 損傷した信号線を指定する必要がある, それで, 他の信号線の干渉を調べる, そして、一定の高さまたは一定の低い値として励起を設定する, この信号線に対する他の信号線の誘導電圧の合計を測定することができる, 間隔と平行長が要件を満たすことができるように.

2.1.2 反射する
反射は伝送線に沿った信号のエコーです。我々が知っているように、光が不連続な媒体を通って移動し、そのエネルギーの一部が反射される. この時点で, 信号電力はすべて負荷に伝達されない, いくつかの反射. イン高速 PCB, 電線は送電線と等価でなければならない. 伝送線理論によると, ソースおよび負荷が同じインピーダンスを有する場合, 反射は起こらない. つの原因反射間のインピーダンスの不整合, そして、負荷は電圧の一部をもとに戻す. 反射電圧は正または負であってもよい, 負荷インピーダンスとソースインピーダンスの関係の大きさに依存する. 反射された信号が強くて元の信号に重ねれば, 論理状態を変更する可能性が高い, 受信データエラー. クロック信号が単調に沿ってクロックを引き起こす場合, そして、間違ったトリガ. 一般配線形状, 不正なワイヤ終端, コネクタの透過, そして、パワープレーンの不連続は、すべてこのような反射を引き起こすことができます. 加えて, 多くの受信機を伴う出力がしばしばある, そして、異なる配線戦略によって生成された反射は、各受信機に対して異なる影響を及ぼす, だから、配線戦略も無視できない要因である.

2.1.3 オーバーシュートとアンダーシュート

オーバーシュートは、回路の切り替えが速く、上記のような反射によって引き起こされる信号のジャンプである。それで, 信号ピークは設定電圧のピーク値または谷値を超えている. ダウンドラフトは、次のトラフまたはピークです. 過度のオーバーシュートは、保護ダイオードが動作する原因になります, 早期失敗へ導く, そして、デバイスに深刻なダメージ. 過度のダウンランニングは、偽のクロックまたはデータエラーを引き起こす可能性があります, 適切な終点を加えることによって、どれを減らすことができるか、排除することができる.

2.1.4 振動と質屋
発振現象は、オーバーシュートとダウンショットの繰り返し発生である。信号発振と周囲振動は、受信端と伝送線路との間のインピーダンス不整合によって引き起こされる, 通常、論理レベルしきい値の近くで生じる, 何度も論理レベルのしきい値を横切ることは論理機能障害につながる. 振動と円周振動は反射としての多くの因子に起因する, そして、PCBパラメータを適切に終了または変更することにより、振動を低減することができる, 完全に除去できない. CATenceの信号シミュレーションソフトウェア, 上記の信号完全性問題は、反射パラメータで測定される. IBISモデル駆動装置及び受信リポジトリ, 異なる伝送線路インピーダンスパラメータを設定するだけでよい, 抵抗, 信号伝送速度またはストリップラインおよびマイクロストリップ線路, 直接シミュレーションツール信号波形と対応するデータを使用して計算することができます, したがって、マッチング伝送線インピーダンス値を見つけることができます, 抵抗, 信号伝送速度, 対応する PCBボード ソフトウェアアレグロ,各層の対応する信号線の幅は、対応する伝送線路インピーダンス値と信号伝送レート（積層設定の順序及びパラメータ）に応じて求めることができる。抵抗整合を選択する多くの方法がある, ソース終わり- to - endと平行端から終わりまで, etc. 配線戦略ではまた、異なる方法を選択することができます, スター, カスタム, それぞれの利点と欠点がある, 異なる回路シミュレーション結果に従って、特定の選択を決定する.

2.1.5 信号遅延
回路は、指定された時間シーケンスに従ってデータを受け取ることができるだけである。長すぎる信号遅延はタイミングと機能の混乱につながるかもしれない, 低速システムでは問題ではない, しかし、信号エッジ率が増加, クロックレートが増加, デバイスと同期時間の間の伝送時間は短くなります. ドライブの過負荷と長い配線が遅延を引き起こす. すべてのゲート遅延は短くて短い時間予算で満たさなければならない, セットアップ時間を含む, ホールドタイム, 線遅延と偏向. 伝送線路上の等価キャパシタンスおよびインダクタンスが信号のデジタルスイッチングを遅らせるので, 反射に起因する振動巻線と結合, データ信号は、受信装置が正しく受信するのに要する時間を満たすことができない, 受信エラー. Cadence信号シミュレーションソフトウェア, 信号遅延も反射サブパラメータで測定される, 沈殿遅延, SwitchdelayとProdelay. 最初の2つのパラメータはIBISモデルライブラリのテスト負荷に関連している. これらの2つのパラメータは、ドライバおよび受信機デバイスのユーザマニュアルパラメータによって決定することができる. それらは、シミュレートされたsetLetDelayとSwitchDelay. 低速モードで得られたスイッチ遅延値が計算値よりも小さい場合, そして、高速モードで得られるスイッチ遅延値は計算値よりも大きい, それから、我々が本当に必要とする2つの装置の間のProPdelay範囲は、得られることができます. 特定の装置の配置中, デバイスが適切な位置にない場合, 対応する遅延テーブルの一部は赤, 位置が正しく調整されるとき、どれが青になるでしょう, デバイス間の遅延が指定されたProPdelay範囲に達したことを示す.

2.2 電磁両立性設計
電磁両立性は電磁干渉と電磁耐性を含む。それで, 過度の電磁放射と電磁放射に対する感受性. 電磁干渉の2種類がある：伝導干渉と放射妨害. 伝導妨害は、電流の形で伝導のメディアを経た一つの電気ネットワークから他の電気ネットワークまでシグナルの伝導を意味する. In PCBボード, それは、主にグラウンドノイズとパワーノイズとして現れます. 放射妨害は、信号が別の電気ネットワークに影響する電磁波の形で放射するときです. のデザインで高速 PCBボード とシステム, 高周波信号線, チップピン, コネクタ等はアンテナ特性を有する放射妨害源となる可能性がある. EMCデザインの重要性によると, これは、4つのレベルに分割することができます：デバイスとPCBレベルのデザイン, 接地系設計, シールドシステムの設計とフィルタリング設計. その中で, 最初の2つは重要です, デバイスと PCBボード レベル設計は、主に能動デバイスの選択を含む, 回路基板スタッキング, レイアウトと配線, etc. 接地系の設計, 接地インピーダンス制御, 接地ループと遮蔽層接地. シミュレーションツール, 電磁干渉のシミュレーションパラメータをXに設定することができる, Y, Z方向, 周波数範囲, 設計手当, 規格遵守, etc. このシミュレーションはポストシミュレーションに属する, 主にデザイン要件を満たすかどうかをチェックする, したがって, 予備作業中, また、電磁干渉の理論に従って設計する必要がある, 通常の練習は、デザインの各リンクに適用される電磁干渉設計規則を制御することである, 各リンクのルールドライブとコントロールを達成するには.

2.3パワーインテグリティ設計
In高速 回路, 電源と接地の整合性も非常に重要な要因である, 電源の完全性と信号の整合性が密接に関連しているので. ほとんどの場合, 信号歪の主な原因は電源システムである. 例えば、地面のリバウンドノイズが大きすぎる, 非結合コンデンサの設計は不適切である, マルチ電源供給または接地面セグメンテーションは良くない, 地層設計は妥当ではない, 電流分布は等しくないので電源の整合性問題が生じる, 信号歪みを生じ、信号の完全性に影響する. 問題を解決する主な考えは配電系統を決定することである, 大型回路基板をいくつかの小型ボードに分割するには, 地面バウンス雑音に基づくデカップリング容量の決定, 全体を考える PCBボード. 彼らが遊ぶために回路に流れる大きな電流があるとき, 大量のチップ出力のような、同時にオープン, プレートプレーンの電源からチップ内に大きな過渡電流が流れる, チップパッケージおよびパワープレーンの抵抗およびインダクタンスは、電源ノイズを引き起こす, それは、実際の接地面電圧変動と変化で生じません, 雑音は作用の他の構成要素に影響する. インザデザイン, 負荷容量の低減, 負荷抵抗増加, 接地インダクタンスを減少させ、同時にスイッチ数を減少させることにより、接地弾性を低減することができる. 地電気面分割により, 例えば, 地層はデジタルグラウンドに分けられる, アナロググラウンド, 遮蔽地盤, etc., デジタル信号がアナログ接地ライン領域に行くとき, 接地面逆流ノイズが発生する. 同時に, 選択されたデバイスに応じて, 電源層は、いくつかの異なる電圧層に分割されてもよい, したがって、地面スナップと逆流ノイズは、特に注意を必要とする. 電力供給システムおよびデカップリングコンデンサの選択は、電源の健全性の設計において非常に重要である. 一般に, 電源システム（電源とグランドプレーン）の間のインピーダンスをできるだけ低くしてください。特定の電圧範囲と電流変化を通して達成する目標インピーダンスを決定することができる, そして、電源システムおよび目標インピーダンスの各々の部品のインピーダンスを作るために回路の関連した係数を調整する. デカップリングコンデンサ, コンデンサの寄生パラメータを考慮する必要がある, キャパシタのデカップリングコンデンサおよびキャパシタンスの数および特定の位置の定量的な計算, つ以上のコンデンサを行うには可能な限り, つ以上. シミュレーションツール, バウンスを接地スイッチと呼ぶ. シミュレーションで, 寄生インダクタンス, 電源と寄生インダクタンスの間の容量と抵抗, デバイスパッケージの容量および抵抗を考慮に入れる, そして、結果は実際の状況とより一貫しています. 加えて, 系によって、使われる回路型および作業周波数によれば, パラメータの設定後, 適切なキャパシタンスサイズ及び配置位置を計算することができる, そして、低インピーダンスを有する接地ループは、電源健全性の問題を解決するために設計され得る PCBボード.