周知のように、PCBボードを作ることは、設計された原理図を本物のPCBボードに変えることです。この過程を過小評価しないでください。原則的に可能なことはたくさんありますが、工事では実現することは難しいか、他の人が実現することはできますが、他の人はできません。そのため、PCBボードを作るのは難しくありませんが、PCBボードを作るのは容易なことではありません。マイクロエレクトロニクス分野の2つの難題は、高周波信号と弱信号の処理である。この点では、PCBボードの生産レベルが特に重要です。同じ原理設計、同じ部品、異なる人が生産したPCBボードには異なる特徴がある。結果として、私たちはどのようにして良いPCBボードを作ることができますか?
1.設計目標を明確に設計任務を受け取る時、まず設計目標を明確にしなければならない、普通PCB板、高周波PCB板、小信号処理PCB板であるか、それとも高周波と小信号処理を同時に行うPCB板であるか。通常のPCBボードであれば、レイアウトと配線が合理的で清潔で、機械的な寸法が正確であれば、中負荷線と長い線があれば、負荷を軽減するために一定の方法を採用しなければならない。回路基板上に40 MHzを超える信号線がある場合、特にこれらの信号線、例えば回線間のクロストークを考慮しなければならない。周波数が高ければ高いほど、配線長の制限は厳しくなる。分布パラメータのネットワーク理論によれば、高速回路とその配線との相互作用は決定的な要素であり、システム設計において無視できない。ゲート伝送速度の増加に伴い、信号線上の対向が増加し、隣接する信号線間のクロストークが比例して増加する。通常、高速回路の消費電力と放熱量も大きい。高速PCBを作る際には、回路基板に十分注意しなければならない。回路基板にミリボルト級またはマイクロボルト級の弱い信号がある場合は、これらの信号線に特に注意する必要があります。小さな信号は弱すぎて、他の強い信号に干渉されやすいため、通常は遮蔽措置が必要です。信号対雑音比を大幅に低減した。そのため、有用な信号はノイズによって水没し、効率的に抽出することができない。設計段階では回路基板のデバッグも考慮しなければならない。テストポイントの物理的な位置、テストポイントの隔離度などの要素は無視できない。いくつかの小さな信号と高周波信号はプローブに直接加えて測定することができないからだ。また、基板の層数、使用するコンポーネントのパッケージ形状、基板の機械的強度など、他の関連要素も考慮しなければなりません。PCBボードを作成する前に、設計の設計目標を理解する必要があります。レイアウトや配線要件に使用されるコンポーネントの機能について理解してください。LOTIやAPHで使用されるアナログ信号増幅器など、レイアウトや配線に特別な要件があるコンポーネントがあることを知っています。アナログ信号増幅器には、安定した電源と小リップルが必要です。アナログ信号部はできるだけ電源装置から離れなければならない。OTIボードでは、小信号増幅部には、ノイズ電磁干渉を遮蔽するための遮蔽カバーも特別に装備されている。NTOIボードに使用されるGLINKチップはECLプロセスを採用し、このプロセスは大量の電力を消費し、熱を発生する。レイアウト時には特に放熱問題を考慮しなければならない。自然放熱を使用する場合、GLINKチップは空気循環が比較的穏やかな場所に置かなければなりません。、また、放熱は他のチップに大きな影響を与えません。ボードにスピーカーやその他の大電力デバイスが取り付けられている場合は、電源に深刻な汚染を与える可能性があり、十分な注意が必要です。コンポーネントレイアウトコンポーネントレイアウトを考慮する上で最初に考慮すべき要素の1つは、電気的性能です。配線に密接に関係するコンポーネントは、できるだけ一緒に置く必要があります。特に一部の高速路線では、レイアウトはできるだけ短くしなければならない。電源信号と小信号装置は別々にしなければならない。回路性能を満たす前提の下で、素子の配置が整然として美しく、テストしやすいことも考慮する必要がある。回路基板の機械的寸法やソケットの位置もよく考慮する必要があります。高速システムにおける相互接続の接地と伝播遅延時間もシステム設計における最も重要な考慮要素である。信号線上の伝送時間は、特に高速ECL回路に対してシステム全体の速度に大きな影響を与える。集積回路ブロック自体の速度は高いが、バックプレーン上の通常の配線(1ライン当たり約30 cm)の2 nsの遅延を使用することで、遅延時間が増加し、システム速度が大幅に低下する。シフトレジスタや同期カウンタなどの同期動作コンポーネントは、異なるカードボードへのクロック信号の伝送遅延時間が等しくないため、同じカードボード上に配置され、シフトレジスタのプライマリエラーを引き起こす可能性があります。同期が重要な回路基板では、共通クロックソースから各回路基板までのクロック線の長さは等しくなければなりません。配線の考慮OTNIと星型光ファイバネットワークの設計が完了するにつれて、将来的には100 MHz以上の高速信号線のカードをさらに設計する必要がある。ここでは、高速回線の基本的な概念について説明します。4.1伝送路プリント基板上の任意の「長い」信号経路は伝送路と見なすことができます。回線の伝搬遅延時間が信号立ち上がり時間よりもはるかに短い場合、信号立ち上がり中に発生する反射はすべて水没する。オーバーシュート、リベート、リンギング現象はもう存在しない。現在のMOS回路の多くは、立ち上がり時間と回線伝送遅延時間の比がはるかに大きいため、信号歪みがなくてもメートル単位でトレースを測定することができる。より高速な論理回路、特に超高速ECLに使用されます。集積回路では、エッジ速度の増加により、他の措置を取らない場合、信号の完全性を維持するためにトレースの長さを大幅に短縮しなければならない。深刻な波形歪みを生じることなく、比較的長い回線で高速回路を動作させる方法は2つあります。TTLは、ショットキーダイオードクランプを用いて高速降下エッジを実現し、それによりオーバーシュートを接地電位より低いダイオード電圧降下にクランプする。これにより、後続のキックバックの振幅が低下し、遅い立ち上がりエッジはオーバーシュートを許可するが、レベル「H」状態では、回路の比較的高い出力インピーダンス(50〜80μ)がオーバーシュートを減衰する。また、「H」レベルの状態の免疫力が高いため、反跳問題はあまり際立っていない。HCTシリーズ素子については、ショットキーダイオードクランプと直列抵抗端子接合方法を使用すれば、改善効果が改善される。効果はさらに明らかになります。より高いビットレートとより速いエッジレートでは、信号線がセクタアウトされると、上述のTTL整形方法は不足している。線路内の反射波のため、高ビットレートで組み合わせることが多く、深刻な信号歪みと耐干渉性の低下を招く。したがって、反射の問題を解決するために、ECLシステムでは通常、別の方法、すなわちラインインピーダンス整合法が使用される。このようにすることで、反射を制御し、信号の完全性を保証することができます。厳密には、エッジ速度が遅い従来のTTLおよびCMOSデバイスでは、伝送路は必要ではありません。より高速なエッジ速度を有する高速ECL装置も、必ずしも伝送路を必要としない。しかし、伝送路を使用する場合、それらは回線遅延を予測し、インピーダンス整合によって反射と発振を制御できる利点がある。4.2伝送路を使用するかどうかを決定するには、以下の5つの基本的な要素がある。これは、(1)システム信号のエッジレート、(2)接続距離、(3)容量性負荷(扇出し量)、(4)抵抗負荷(電線終端法)(5)許容されるキックバックとオーバーシュートの割合(AC耐スクランブリング性の低下)。4.3種類の伝送路(1)同軸ケーブルとツイストペア:それらは通常システム間の接続に使用される。同軸ケーブルの特性インピーダンスは通常50μと75μであり、ツイストペアは通常110μである。(2)プリント基板上のマイクロストリップワイヤ:マイクロストリップワイヤは帯状導体(信号線)である。誘電体で接地面から隔離する。線路の厚さ、幅、地表面からの距離が制御可能であれば、その特性インピーダンスも制御可能である。マイクロストリップ線の単位長さ当たりの伝搬遅延時間は、線幅や間隔に関係なく、誘電率にのみ依存する。(3)プリント配線基板中の帯状線:帯状線は2つの導電平面の間の誘電体の中間に配置された銅帯状線である。線路の厚さと幅、誘電体の誘電率、2つの導電平面間の距離が制御可能であれば、線路の特性インピーダンスも制御可能である。同様に、帯状線の単位長さ当たりの伝播遅延時間は線の幅または間隔に依存しない、これは使用する媒体の相対容量率にのみ依存します。4.4終端伝送路は、回線の受信端が回線特性インピーダンスに等しい抵抗で終端した場合、並列終端線と呼ばれます。主に駆動分散負荷を含む電気的性能を得るために使用されます。消費電力を節約するために、104コンデンサと端子抵抗器を直列に接続し、交流端子接続回路を形成することがあり、直流損失を効果的に低減することができる。抵抗器はドライバと伝送路の間に直列に接続され、回線の端は終端抵抗器に接続されなくなった。この終了方法を直列終了と呼びます。長い線路上のオーバーシュートとリンギングは、直列減衰または直列終端技術によって制御することができる。直列減衰は、駆動ゲート出力に直列に接続された小さな抵抗器(通常10〜75μ)を使用することによって達成される。この減衰方法は、特性インピーダンスが制御された電線(バックプレーン配線、接地面のない回路基板、ほとんどの電線パッケージなど)に適しています。合計は伝送路の特性インピーダンスに等しい。直列端子接続回路の欠点は、端子接続では集中負荷しか使用できず、伝播遅延時間が長いことである。しかし、これは冗長な直列端子接続伝送路を使用することによって克服することができる。4.5回線遅延時間が信号立上り時間よりずっと短い場合、非端子接続回線の往復遅延(信号が伝送路を往復する時間)がパルス信号の往復遅延より長い場合、非端子接続伝送路は直列または並列端子接続がない場合に使用することができる。4.6いくつかの端子接続方法の比較並列端子接続と直列端子接続はそれぞれの利点がある。デザイナーの好みやシステム要件に応じて、どちらを使用するか、または両方を使用します。並列端子接続配線の主な利点は、システムの高速性と信号の線路上の完全な無歪伝送である。長線上の負荷は、長線を駆動する駆動ゲートの伝搬遅延時間にも信号エッジ速度にも影響しませんが、長線に沿った信号の伝搬遅延を増加させます。大型ファンを駆動する場合、負荷は、直列端末のように負荷を集中しなければならない端末ではなく、分岐スタブを介して線路に沿って分布することができます。直列端子接続方法により、回路は複数の並列負荷線を駆動することができる。直列終端回路の容量性負荷による遅延時間の増加量は、対応する並列終端回路の遅延時間の増加量の約2倍であり、短線は容量性負荷によるものである。速度が遅くなり、駆動ゲートの遅延時間が増加したが、直列端子接続線のクロストークは並列端子接続線より小さく、主に直列端子接続線に沿って伝送される信号振幅は論理振幅の半分にすぎないため、スイッチング電流も並列端子接続スイッチング電流の半分にすぎず、信号エネルギーが小さく、クロストークが小さい。PCBボード配線技術でPCBボードを作成する際に2枚のパネルを選択するか、多層板を選択するかは、動作周波数、回路システムの複雑さ、組み立て密度の要求に依存する。クロック周波数が200 MHZを超える場合は、多層板を選択します。動作周波数が350 MHzを超える場合は、高周波減衰が小さく、寄生容量が小さく、伝送速度が速いため、誘電体層のプリント基板としてPTFEを選択します。電力消費を節約するためには、プリント基板の配線は、クロストークを低減するために、以下の原則(1)に従って、すべての並列信号線の間にできるだけ多くのスペースを空ける必要があります。互いに近い2本の信号線がある場合は、この2本の線の間に地線を敷設してください。これは遮蔽の役割を果たすことができます。(2)信号伝送路を設計する際、伝送路特性インピーダンスの突然の変化による反射を防止するために、急カーブを回避し、できるだけ一定の寸法を有する均一な弧として設計する。(3)印刷ラインの幅は、マイクロストリップラインとストリップラインの特性インピーダンス計算式に基づいて計算することができる。プリント基板上のマイクロストリップワイヤの特性インピーダンスは通常50〜120Ωである。大きな特性インピーダンスを得るためには、線幅を非常に狭くする必要があります。しかし、細い線は簡単には作れません。68μの特性インピーダンスを選択することで、遅延時間と消費電力のバランスをとることができるので、さまざまな要因を考慮して、通常、約68μのインピーダンス値を選択することが適切である。50μ送電線はより多くの電力を消費する、大きなインピーダンスはもちろん消費電力を低減することができますが、伝送遅延時間を増加させます。負の線路容量により伝搬遅延時間が増加し、特性インピーダンスが低下する。しかし、低特性インピーダンス線分の単位長固有容量は相対的に大きいため、伝送遅延時間と特性インピーダンスは負荷容量の影響を受けにくい。正しい終端伝送路の重要な特徴の1つは、分岐スタブが回線遅延時間に与える影響が小さいことである。Z 0が50μのとき。分岐短線の長さは2.5 cm以内に制限する必要があります。ベルが大きすぎるのを避けるために。(4)二重パネル(または六重板の四重線)に適用する。回路基板の両側の配線は相互誘導とクロストークを防ぐために互いに垂直でなければならない。(5)プリント基板上にリレー、ランプ、スピーカなどの大電流設備がある場合は、アース線上の騒音を低減するために、アース線を分離して単独で運転する必要があります。これらの大電流設備の接地線はプラグインボードとバックボード上の個別の接地母線に接続しなければならず、これらの個別の接地線もシステム全体の接地点に接続しなければならない。(6)板に小さな信号増幅器がある場合、増幅前の弱い信号線は強い信号線から離れ、トレースはできるだけ短く、可能であればPCB板はアースシールドを使用しなければならない。