PCBブログ - PCBボード設計と配線における3つの特別配線技術

品質 PCBボードデザイン そして、配線はシステム全体のパフォーマンスに直接影響するでしょう, 最も高速 デザイン 理論は結局、レイアウトによって実現され、検証される. 配線は高速PCBで非常に重要である デザイン. 以下は、実際の配線で遭遇する可能性のあるいくつかの状況の合理性を分析する, 最適化されたルーティング戦略を. それは主に3つの側面から説明されます：直角, 差動ルーティング, サーペンタインルーティング.

1.直角配線

直角配線は通常、プリント基板の配線において避けるべき状況であり、配線の品質を測る基準の一つとなっている。 直角配線が信号伝送に与える影響とは？ 原理的には、直角配線は伝送線路の線幅を変化させ、インピーダンスの不連続をもたらします。 実際には、直角配線だけでなく、鋭角配線でもインピーダンスが変化することがある。

直角配線は主に次の3つの点で信号に影響を与える。

(1) コーナーは伝送路上の容量性負荷に相当し、立ち上がり時間が遅くなる。

(2) インピーダンスの不連続が信号の反射を引き起こす。

(3) エミが直角に発生する。

伝送線路の直角度によって生じる寄生容量は、以下の経験式で計算できる：

C=61W(Er)1/2/Z0、上式中、Cはコーナーの等価キャパシタンス（単位：pF）、Wはトレースの幅（単位：インチ）、媒体の誘電率、Z 0は伝送線路の特性インピーダンスを示す。例えば、4Milsの50Ω伝送線路（Îμrは4.3）の場合、直角によって導入されるキャパシタンスは約0.0101pfであり、その結果生じる立ち上がり時間の変化は、2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.576 psと見積もることができる。この計算から、直角トレースによるキャパシタンスの影響は非常に小さいことがわかる。直角トレースの線幅が大きくなるとインピーダンスが低下するため、ある種の信号反射現象が発生する。線幅を大きくした後の等価インピーダンスは、伝送線路のインピーダンス公式に従って計算することができ、次に経験式に従って反射係数を計算する： Ï=(Zs-Z 0)/(Zs+Z0).

一般に、直角配線によるインピーダンスの変化は7％～20％であり、したがって反射係数は約0.1である。 さらに、下の図からわかるように、伝送線路のインピーダンスはW/2線路であり、次にW/2時間である。全体的なインピーダンスの変化は非常に短時間で起こり、多くの場合10ps以内である。このような高速で小さな変化は、一般的な信号伝送ではほとんど無視できる。直角配線というと、電磁波が放射されやすくEMIが発生しやすいというイメージを持っている人が多いのも、直角配線ができないと思っている人が多い理由のひとつだ。しかし、実際に多くのテストを行った結果、直角配線は直線配線に比べて大きなEMIを発生させないことがわかっている。おそらく、現在の機器の性能とテストレベルがテスト可能性を制限しているのだろうが、少なくとも、直角配線のエミッションは機器自体の測定誤差よりもすでに小さいという問題がある。一般的に、直角配線は想像しているほど怖いものではない。少なくともGHz以下のアプリケーションでは、キャパシタンス、反射、EMIなどの影響はTDRテストにほとんど反映されない。PCB基板設計エンジニアが重視すべきは、やはりレイアウト、電源／グラウンド設計、高速化のためのトレース設計である。Viaなど。もちろん, 直角配線の影響は非常に深刻ではないが, それは我々がすべての将来的に直角線を歩くことができないことを意味しません. 詳細への注意は、すべてのエンジニアが持っている必要があります基本的な品質です.さらに,ディジタル回路の急速な発展, PCBボード技術者が扱う信号の周波数は増加し続ける, とRFの分野で デザイン 10 GHz以上, これらの小さな直角は高速問題の焦点になるかもしれない.

2.差動トレース

差動信号は、高速回路基板設計においてますます広く使用されるようになっている。回路のキーとなる信号は、設計上の差動構造であることが多い。なぜそんなに人気がありますか？どのようにPCBボード設計でその良好なパフォーマンスを確保するには？これらの2つの質問は、議論の次の部分に進みます。差動信号とは何か？平たく言えば、駆動側が等しく逆位相の2つの信号を送り出し、受信側が2つの電圧の差を比較することで論理状態「0」または「1」を決定することです。差動信号を伝送する一対のトレースは、差動トレースと呼ばれます。

通常のシングルエンド信号のトレースと比較して、差動信号には以下の3つの面で明らかな利点がある。

a.強い干渉能力, 二つの差動トレース間の結合は非常に良いので. 外界にノイズ干渉がある場合, それらは、2つのワイヤに同時に結合される, そして、受信終了は2つの信号の違いについてのみ注意します. したがって、外部コモンモードノイズは完全にキャンセルされる.
b.それは効果的にEMIを抑制することができます. 同じように, つの信号の極性が反対であるので, それらによって放射される電磁界は互いに相殺できる. 結合を強める, より少ない電磁エネルギーは、外側の世界に放出されます.
c.タイミング位置決め, 差動信号のスイッチング変化が2つの信号の交点にあるので, つのしきい値電圧に依存する通常のシングルエンド信号とは異なり, 高くて低い, したがって、それはプロセスと温度の影響を受けません, タイミングエラーを減らすことができます. 低振幅信号を有する回路にも適している. 現在の一般的なLVDSは、この小振幅差動信号処理技術を指す.PCBボードエンジニアにとって、差動配線のこのような利点を実際の配線で十分に発揮させるにはどうすればよいかが問題となる。おそらくスタックアップに接する人なら誰でも、異なるトレース、等長、等間隔という一般的な要件を理解しているだろう。等長とは、2つの差動信号が常に逆極性を維持し、コモンモード成分を低減することを保証するものであり、等距離とは、主に2つの差動インピーダンスが一致し、反射を低減することを保証するものである。可能な限り最も近い原理」は、差動配線に求められる要件の1つであることもある。しかし、多くのエンジニアは高速差動信号の性質を理解していないようで、これらのルールのすべてが美辞麗句というわけではない。以下では、PCB差動信号設計にありがちな誤解に焦点を当てる。

誤解1：差動信号にはフィードバック経路としてのグランドプレーンは必要ない、あるいは差動トレースは互いに逆の経路を提供すると考える。この誤解は、表面現象による混乱や、高速信号伝送のメカニズムの理解不足によるものである。受信側の構成からわかるように、トランジスタQ3とQ4のエミッタ電流は等しく逆であり、グランドでの電流はちょうど打ち消し合う（I1＝0）ので、差動回路は同様のバウンスに適しており、その他の存在に適している可能性がある。電源プレーンと接地プレーンのノイズ信号の影響を受けません。グランドプレーンの部分的なリターンキャンセルは、差動回路がリファレンスプレーンを信号のリターンパスとして使用しないことを意味しない。事実上、信号リターン解析のメカニズム、差動配線と通常のシングルエンド配線は同じであり、高周波信号の場合、インダクターループに沿ったリターンフローの違いは、常にグランドへのカップリングに加えて、差動ラインも相互カップリングを持つ。どちらのカップリングが強くても、メインリターンパスになります。

PCB回路 デザイン, 差動トレース間の結合は一般に小さい,多くの場合、結合度の10〜, そして、より多くは地面へのカップリングです, したがって、差分トレースの主なリターンパスはまだ地面に存在する. フラット. 地面が不連続であるとき, 基準平面のない領域の微分トレース間の結合は、主復帰経路を提供する.参照平面の不連続性は、通常のシングルエンドトレースと同じくらい重大な差動トレースに影響を及ぼさない,それはまだ差分信号の質を減らして、EMI, 可能な限り避けるべき. いくつか デザインまた、差動トレースの下の基準面を除去して、差動伝送におけるいくつかのコモンモード信号を抑圧することもできる,しかし、このアプローチは理論的に望ましくない.インピーダンス制御法? コモンモード信号に接地インピーダンスループを設けることは、EMI放射線を必然的に引き起こす, どちらが良いより害.

誤解2：等しい間隔を保つことは、線の長さを揃えることよりも重要である。実際のPCB基板レイアウトでは、差動設計の要件を同時に満たすことは不可能な場合が多い。ピン分布、ビア、配線スペースなどの要因により、適切な配線によって線路長を揃えるという目的は達成されなければならないが、その結果、差動ペアの一部の領域は平行であってはならない。このとき、どうすればいいのでしょうか？トレードオフについて？結論を出す前に、以下のシミュレーション結果を見てみよう。 上記のシミュレーション結果から、スキーム1とスキーム2の波形はほぼ同じ、つまり、不等間隔によるショックは最小であることがわかる。

これに比べ、線路長の不一致がタイミングに与える影響ははるかに大きい（オプション3）。理論的な解析によると、間隔の不一致は差動インピーダンスを変化させるが、差動ペア自体の結合は大きくないため、インピーダンスの変化幅も非常に小さく、通常は10%以内であり、単一パスに対応する。穴による反射は、信号伝送には影響しない。線路長が一致しないと、タイミング・オフセットに加えて、差動信号にコモン・モード成分が導入され、信号品質が低下し、EMIが増加する。PCB上の差動トレースの線路長と設計を一致させることは重要なルールであり、その他のルールは設計要件や実際のアプリケーションで柔軟に対応できる。

誤解3：差動配線は非常に接近していると考える。差動トレースを閉じると、カップリングが強化されるだけで、ノイズに対する耐性は向上しませんが、磁界の逆極性をフルに利用して外部への電磁干渉を打ち消すことができます。しかし、この方法はほとんどの場合において非常に有益である。外部からの干渉を完全に遮蔽できるのであれば、互いに強く結合することで干渉防止と干渉対策を実現する必要はない。EMI抑制の目的。差動トレースの分離とシールドを確実にするには？他の信号トレースとの距離を広げることは、基本的な方法のひとつです。電磁界のエネルギーは、距離の2乗の関係で減少します。

一般に、ライン間の距離がライン幅の4倍を超えると、その干渉は非常に弱くなり、これが基本となる。無視できる。また、グランドプレーンを分離することで、良好なシールドの役割を果たすことができる。この構造は、CPW構造と呼ばれる高周波（10G以上）ICパッケージPCB基板の設計であり、厳密な差動インピーダンス制御（2Z0）を確保することができます。差動トレースは異なる信号層で行うこともできますが、この方法ではコモンモードノイズが発生し、異なる層で発生するインピーダンスの差やビアが差動モード伝送の効果を破壊してしまいます。さらに、隣接する2つの層が密に結合されていない場合、差動トレースのノイズ耐性は低下するが、周囲のトレースとの適切な間隔を維持できるため、クロストークは問題にならない。一般的な周波数（GHz以下）では、EMIは深刻な問題ではない。実験によると、500マイル離れた差動トレースの場合、3mの距離での放射エネルギーの減衰は60dBに達し、FCCの電磁放射規格に十分適合するため、設計Erは差動ラインのカップリング不足による電磁的不平等を心配する必要はありません。

3.サーペンタイン

サーペンタイン・ラインは、レイアウトでよく使用される配線方法の一種です。その主な目的は、システムのタイミング設計要件を満たすために遅延を調整することです。設計ERは、まずこの理解を持っている必要があり、伝送遅延を変更すると、配線時に使用すべきではありません。しかし、実際の設計では、信号の保持時間を十分に確保したり、同一グループ内の信号間のタイム・オフセットを小さくするために、意図的な配線が必要になることが多い。では、蛇行配線が信号伝送に与える影響は？配線上の注意点 2つの重要なパラメーターは、並列結合長と結合距離である。信号が蛇行したトレースで伝送される場合、平行線セグメント間で差動モードの形でカップリングが発生するのは明らかで、sが小さいほど、LPが大きいほど、カップリングの程度は大きくなる。これにより伝送遅延が減少し、クロストークによる信号品質が著しく低下する可能性がある。メカニズムについては、第3章のコモンモードと差動モードのクロストークの解析を参照。

蛇行した線を扱うときのヒントをいくつか挙げる。

(1)平行な線分の距離を、少なくとも3 h長くする。平たく言えば、これは大きな曲がりを迂回することを意味する。が十分に大きい限り、クロスカップリングの影響はほとんど完全に回避される。

(2)カップリング長Lpを小さくする。二重LP遅延が信号の立ち上がり時間に近づくか、それを超えると、発生するクロストークは飽和状態に達する。

(3)ストリップラインや埋設マイクロストリップラインのサーペンタインラインによる信号伝送遅延は、マイクロストリップラインのそれよりも小さい。理論的には、ストリップ線路は差動モードのクロストークによる伝送速度への影響はない。

(4) タイミングの要求が厳しい高速ラインや信号ラインでは、特に小さなエリアでは蛇行させない。

(5）任意の角度で蛇行トレースは、しばしば使用することができ、効果的に相互結合を低減することができます。

(6）高速PCB基板の設計では、蛇行配線は、いわゆるフィルタリングや抗干渉機能を持っていない、信号品質を低下させる可能性があり、したがって、それはタイミングマッチングや他の目的のために使用されません。

(7) 螺旋状の配線方法を巻線に考慮することもある。シミュレーションによると、その効果は通常のPCBボード設計の蛇行経路よりも優れている。