PCBニュース - 3 PCBレイアウトにおける配線の誤解

レイアウトは、最も基本的な仕事技術のうちの1つです PCB設計 エンジニア. 配線の品質はシステム全体の性能に直接影響する. 大部分の高速設計理論は最終的に実装されなければならなくて、レイアウトを通して確かめられなければなりません. It can be seen that wiring is very important in 高速PCB設計. 以下は、実際の配線で遭遇する可能性のあるいくつかの状況の合理性を分析する, さらに最適化されたルーティング戦略を与える. 主に直角配線について説明した。, 差動配線, 蛇行配線.

1. 直角ルーティング

直角配線は，一般にpcb配線において可能な限り避ける必要がある状況であり，配線の品質を測定する基準の一つとなっている。したがって、直角配線が信号伝送にどのくらい影響を与えるか？原則として、直角のルーティングは伝送線の線幅を変更する。そして、インピーダンスの不連続性を引き起こす。実際には、直角角度ルーティングだけでなく、コーナーと急性角度ルーティングは、インピーダンスの変化を引き起こす可能性があります。信号に対する直角配線の影響は主に3つの局面に反映される。一つは、コーナーが伝送線路上の容量性負荷と等価であり、立ち上がり時間を遅くすることであるもう一つは、インピーダンス不連続が信号反射を引き起こすことである第3は、直角チップが恵美を発生することである。

伝送線路の直角に起因する寄生容量は以下の実験式で計算できる。

C = 61 W ( ER ) 1 / 2 / Z 0

上記式において、Cはコーナー（単位：PF）の等価キャパシタンス、Wはトレース（単位：インチ）の幅、RはRの媒体の比誘電率、R 0は伝送線路の特性インピーダンスである。例えば、4 mm 50オームの伝送線路では、直角になる容量は0.0101 pF程度であり、これによる立ち上がり時間の変化を推定することができる。

T 10 - 90 % = 2.2 * C * Z 0 / 2 = 2.2 * 0.0101 * 50 / 2 = 0.556 ps

直角トレースによってもたらされる静電容量効果が非常に小さいという計算を通して見ることができる。

直角トレースの線幅が増加すると、そこでインピーダンスが減少し、ある特定の信号反射現象が生じる。伝送線路の章で述べたインピーダンス計算式に従って線幅が増加した後の等価インピーダンスを計算し，その計算式に従って反射係数を計算した。一般的に、直角配線によるインピーダンス変化は7 %〜20 %であり、最大反射率は約0.1である。また、以下の図からわかるように、伝送線路のインピーダンスはW／2ラインの長さ内で最小に変化し、W／2の時間後に通常のインピーダンスに戻る。全体のインピーダンス変化時間は非常に短く、しばしば10 ps以内である。内部では、このような高速で小さな変化は一般的な信号伝送にはほとんど無視できる。

多くの人が直角配線のこの理解を持っている。先端は電磁波を送受信し易く，emiを発生させると考えられる。これは、多くの人々が直角線の配線を使用できないと思う理由の一つとなっている。しかし，多くの実際のテスト結果は，直角のトレースが直線より明白なemiを生成しないことを示している。おそらく、現在の楽器の性能とテストレベルは、テストの精度を制限しますが、少なくともそれは問題を示しています。直角配線の放射線は、装置自体の測定誤差よりも既に小さい。

一般的に言えば, 直角ルートは想像したほどひどいものではない. 少なくともGHz以下のアプリケーションで, 容量などの影響, 反射, EMI, etc. TDR試験にほとんど反映されない. 高速PCB設計 技術者はまだレイアウトに焦点を合わせるべきである, パワー/グラウンドデザイン, 配線設計. ビアホールと他の局面. もちろん, 直角配線の影響は非常に深刻ではないが, それは我々が将来的に直角配線を使用できることを意味しません. 詳細への注意は、すべての良いエンジニアが持っている必要があります基本的な品質です. Moreover, ディジタル回路の急速な発展, 技術者によって処理された信号の周波数は増加し続ける. 10 GHz以上のRF設計の分野で, これらの小さな直角は高速問題の焦点になるかもしれない.

差動ルーティング

Differential signal (DifferentialSignal) is more and more widely used in high-speed circuit design. 回路の中で最も重要な信号は、しばしば差動構造で設計される. 何がそんなに人気があるの? その良いパフォーマンスを確実にする方法 PCB設計? これら2つの質問, 討論の次の部分に進む. 差動信号とは? 素人の言葉で, 駆動端は、2つの等しいおよび反転信号を送る, そして、受信端は、2つの電圧の差を比較することによって、論理状態「0」または「1」を判定する. 差動信号を運ぶ一対のトレースを差動トレースと呼ぶ.

通常のシングルエンド信号トレースと比較して、差動信号は以下の3つの態様において最も明白な利点を有する。

A .強い干渉能力は、2つの差動トレースの間の結合が非常に良いので。外部からの雑音妨害がある場合、それらは同時に2つのラインにほぼ連結される。そして、受信端だけは2つのシグナルの差について注意する。したがって、外部コモンモードノイズを完全にキャンセルすることができる。

b .効果的にemiを抑制することができる。同様の理由から、2つの信号の逆極性により、放射される電磁界は互いに相殺することができる。より緊密なカップリング、より少ない電磁エネルギーは外の世界に放出されます。

c .タイミングポジショニングは正確です。差動信号のスイッチ変化は、2つの信号の交点にあるので、通常のシングルエンド信号とは異なり、高い閾値電圧と低いしきい値電圧に依存する信号とは異なり、プロセス及び温度により影響を受けず、タイミングの誤差を低減することができる。しかし、また、低振幅信号回路に適している。現在の一般的なLVDS（LowvoltageDifferignssignal）は、この小振幅差動信号技術を指す。

PCBエンジニア, 最も重要なのは、差動配線のこれらの利点が実際の配線に完全に利用できることを保証する方法である. おそらく、レイアウトと接触している誰でも、差動配線の一般的な要求を理解するでしょう, それで, 等しい長さと等しい距離. 等しい長さは、2つの差動信号がいつでも反対極性を維持して、コモンモード構成要素を減らすことを確実とすることになっている等しい距離は、主に2つの差動インピーダンスが一貫していて、反射を減らすことを確実にすることです. 差動可能な配線の要件の一つである. しかし、これらの規則はすべて機械的に適用されない, そして、多くのエンジニアは、高速差動信号伝送の本質をまだ理解していないようです. 以下のいくつかの一般的な誤解に焦点を当てます PCBボード 差動信号設計.

誤解信号1は、差動信号がリターンパスとして接地面を必要としない、または、差動トレースが互いのための戻りパスを提供すると考えられる。この誤解の理由は、表面現象によって混乱したり、高速信号伝送のメカニズムが十分に深くないことである。図1～8−15の受信端部の構造から、トランジスタQ 3およびQ 4のエミッタ電流が等しい、反対であること、および接地におけるそれらの電流が正確に互いに相殺される（I 1＝0）ので、差動回路は、同様のバウンスであり、電力および接地面に存在する他のノイズ信号は、鈍感である。グランドプレーンのパーシャルリターンキャンセルは、差動回路が信号戻り経路として参照面を使用しないことを意味しない。実際には、信号戻り解析では、差動配線と通常のシングルエンド配線のメカニズムは同じである。すなわち、高周波信号は常に最小のインダクタンスでループに沿って逆流する。最大の違いは、接地への結合に加えて、差動線も相互結合を有することである。どのような結合が強いかは主要なリターンパスになります。シングルエンド信号及び差動信号の地磁気分布の概略図である。

イン PCB回路設計, 差動トレース間の結合は一般に小さい, 多くの場合、結合度の10〜, そして、より多くは地面へのカップリングです, したがって、差動トレースの主なリターンパスは、接地面に依然として存在する . 地面が不連続であるとき, 差動トレース間の結合は、基準面のない領域の主復帰経路を提供する, 図1 - 8 - 17に示すように. 基準面の不連続性が差動トレースに及ぼす影響は、通常のシングルエンドトレースと同じではない, それは、まだ、差動信号の品質を減らして、EMI, 可能な限り避けるべき. いくつかの設計者は、差動トレースの下の基準面を差動伝送におけるいくつかのコモンモード信号を抑圧するために除去することができると考えている. しかし, このアプローチは理論上望ましくない. インピーダンス制御法? コモンモード信号に接地インピーダンスループを設けることは、EMI放射線を必然的に引き起こす. このアプローチは善よりも害になる.

誤解2：同じ間隔を保つことは、線長にマッチするより重要であると信じられています。実際のPCBレイアウトでは、差動設計の要件を同時に満たすことはできない。ピン分布、ビアおよび配線スペースの存在のために、適切な巻き取りによって、線長マッチングの目的を達成しなければならないが、結果は、差動対のいくつかの領域が並列であることができないということである。今度は何をすべきですか。どの選択ですか。結論を出す前に、以下のシミュレーション結果を見てみましょう。

以上のシミュレーション結果から、スキーム1とスキーム2の波形はほぼ一致していること、すなわち不等間隔による影響が最小であることがわかる。比較的に、タイミングに対する線長不整合の影響は非常に大きい。（計画3）。理論的解析から、不一致の間隔は差動インピーダンスが変化する原因となるが、差動対の間の結合は重要ではないので、インピーダンス変化範囲はまた非常に小さく、通常10 %以内であり、それは1パスに相当するだけである。穴による反射は、信号伝送に重大な影響を与えない。一旦ライン長が一致しないならば、タイミングオフセットに加えて、コモンモードコンポーネントは差動信号に導入される。そして、それはシグナルの品質を減らして、EMIを増やす。

PCB差動トレースの設計において最も重要なルールは、整合線長であると言える。その他のルールは設計要件や実際の用途に応じて柔軟に扱うことができる。

誤解3：差動配線は非常に近いと思われる. 微分トレースを閉じることは、それらの結合を強化するよりも何もない, ノイズに対する耐性を向上させることはできない, しかし、また、外部の世界への電磁干渉を相殺するために磁場の反対極性をフルに利用する. このアプローチはほとんどの場合非常に有益ですが, 絶対ではない. 我々が彼らが完全に外部干渉から遮蔽されることを確実とすることができるならば, それから、我々は反干渉を成し遂げるために強い結合を使う必要はありません. とEMI抑制の目的. 微分トレースの良い分離と遮蔽を確実にする方法? 他の信号トレースとの間隔を増やすことは最も基本的な方法の一つである. 電磁界エネルギーは距離の2乗で減少する. 一般に, 線間隔が線幅の4倍を超えるとき, それらの干渉は非常に弱い. 無視できる. 加えて, 接地面による絶縁も良好な遮蔽役割を果たすことができる. This structure is often used in high-frequency (above 10G) IC package PCB設計. CPW構造と呼ばれる, 厳密な微分インピーダンスを保証できる. Control (2Z0), 図1 - 8 - 19に示すように.

差動トレースは、異なる信号層でも動作することができるが、この方法は一般に、推奨されない。なぜなら、異なる層によって生成されるインピーダンスおよびビアの違いは、差動モード伝送の効果を破壊し、コモンモードノイズを導入するからである。さらに、隣接する2つの層が緊密に結合されていない場合、それはノイズに抵抗するために差動トレースの能力を減少させるが、周囲のトレースから適切な距離を維持することができれば、クロストークは問題ではない。一般的な周波数（GHz以下）では、EMIは深刻な問題ではありません。実験では、差動トレースから500 mmの距離における放射エネルギーの減衰は、3 ccの距離で60 dBに達し、FCCの電磁放射線規格を満たすのに十分であるので、設計者は、差動線結合が不十分であることに起因する電磁不等式を心配する必要はない。

蛇行線

ヘビラインは、しばしばレイアウトで使用されるルーティング方法の一種です。その主な目的は、システムのタイミング設計要件を満たすために遅延を調整することです。デザイナーは最初にこの理解をしなければなりません：蛇行線は信号品質を破壊して、伝送遅れを変えて、配線時にそれを使用しないようにします。しかし、実際の設計では、信号が十分なホールド時間を確保するため、または同じグループの信号間の時間オフセットを低減するために、意図的にワイヤを巻く必要がある。蛇行線は信号伝達にどのような影響を与えるのか？配線時に注意すべき点は？図2〜図21に示すように、2つの最も重要なパラメータは並列結合長（LP）と結合距離（S）である。明らかに、信号が蛇行トレース上で送信されるとき、並列線セグメントは差動モードで結合される。Sが小さく、LPが大きいほど結合度が大きくなる。これにより、伝送遅延を低減し、クロストークにより信号品質が大幅に低下する。このメカニズムは第3章で共通モードと微分モードクロストークの解析を参照できる。蛇行線を扱う際のレイアウトエンジニアの提案

（3）少なくとも3 Hより大きい平行線セグメントの距離（s）を増加しようとすると、Hは信号トレースから基準平面までの距離を指す。素人の条件では、大きな曲がり角を回避することです。sが十分大きくなれば、相互結合効果はほぼ完全に回避される。

2倍のLP遅延が信号立ち上がり時間に近づいているか、または信号立ち上がり時間を超えると、生成されるクロストークは飽和に達する。

ストリップ線路または埋込みマイクロストリップの蛇行線による信号伝達遅延はマイクロストリップの信号伝送遅延よりも小さい。理論的には、ストリップラインは差動モードクロストークによる伝送レートに影響を与えない。

4 .高速信号線と厳しいタイミングの要件のためには、特に小さな領域で蛇行線を使用しないようにしてください。

図5〜8のC構造のような、任意の角度で蛇行の痕跡を使用することができます。これは相互結合を効果的に減らすことができます。

6. In 高速PCB設計, 蛇行線は、いわゆるフィルタリングまたは反干渉能力を有しない, と信号品質を減らすことができます, したがって、それはタイミングマッチングにのみ使用され、他の目的はありません.

7 .時々、巻線のためのスパイラルルーティングを考えることができます。シミュレーションは，その効果が通常の蛇行経路より優れていることを示している。