PCBニュース - 高解像度ADCのPCBボードレイアウト

高速ADC（アナログ／デジタル変換器）は、質量分析計、超音波、レーザレーダ／レーダ、電気通信トランシーバモジュールなどの様々な応用分野における重要なアナログ処理部品である。アプリケーションが時間領域に基づくか周波数領域に基づくかにかかわらず、ADCの最高の動的性能が必要である。より高速で高解像度のADCにより、超音波システムはより詳細な画像を得ることができ、通信システムはより高いデータ処理能力を持つことができる。

14ビット以上の解像度ADCのサンプリングレートが100 Mサンプリング範囲に増加するにつれて、システムデザイナーはクロック設計、分配、ボードレイアウトの専門家にならなければならない。

本文はシステム設計におけるいくつかの重要な問題、特にプリント基板の接地と電源平面配線技術を紹介した。現代ADCには現代的なボードデザインが必要です。高機能コンバータは、正確なクロックソースまたは設計された回路基板レイアウトがなければ、その性能指標を達成できません。

単中周波ヘテロダイン受信機構造と先進的な電力増幅器線形化アルゴリズムはADC性能に要求を提出した。このようなシステムはコンバータの固有のジッタ性能を1/2 PS以下にする。同様に、試験機器エンジニアは広帯域において非常に低いノイズ性能を持つ必要があり、先進的なスペクトル分析器を開発することができる。

したがって、高速データ変換システムにおいて最も重要なサブ回路はクロックソースである。これは、クロック信号のタイミング精度がADCの動的性能に直接影響するからである。

この影響を最小化するためには、ADCクロックソースは非常に低いタイミングジッタまたは位相雑音を持たなければならない。クロック回路を選択する際にこの要素を考慮しなければ、システムの動的性能はよくありません。これは、フロントエンドアナログ入力回路の品質やコンバータの固有のジッタ性能とは無関係である。正確なクロックは、常に正確な時間間隔でエッジ変換を提供することができます。

実際、クロックエッジは連続的に変化する時間間隔で到達する。したがって、このタイミングの不確実性は、データ変換プロセスによってサンプリング波形の信号対雑音比を総合的に評価することができる。

最大クロックジッタは、Tj（rms）＝（VIN（p−p）／VINFSR）＊（1／（2（N＋1）＊λ＊fin）入力電圧（VIN）がADCのフルスケール範囲（VIFSR）に等しい場合、ジッタ要求はADC解像度（Nビット）とサンプリング入力周波数（fin）の因子となる。70 MHz入力周波数に対する全ジッタ要件は、Tj（rms）＝1＊（1／215λ＊70＊106）Tj（rms）＝140 fs

多くのシステムがバックプレーンまたは他の接続を介して基準クロックを割り当てるため、これは信号品質を低下させるので、一般にADCのタイミングソースとして局所発振器（低位相ノイズを有するVCXD）を使用する。図1は、NSを用いたLMX 2531クロック合成によるタイミング生成を示す。タイミングジェネレータに接続されたLMX 2531は、100フェムト秒未満のジッタ性能を有するプログラマブル分周器合成器から出力される。

以上が高解像度ADCのPCBボードレイアウトの紹介です。IpcbはPCBメーカーとPCB製造技術にも提供されている。