精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
本文はPCB設計規則検査器（DRC）システムを記述する方法を述べた。回路図生成ツールを使用してPCB設計を取得した後、DRCを実行して設計規則に違反する障害を見つけることができます。これらの操作は後続の処理が開始される前に完了しなければならず、回路図生成ツールを開発した開発者は、ほとんどの設計者がDRCツールを簡単に把握できるツールを提供しなければならない。
自分のPCB設計規則チェッカーを作成するには多くの利点があります。デザインチェッカーはそんなに簡単ではありませんが、既存のプログラミングやスクリプト言語に精通しているデザイナーなら、チェッカーを完全にデザインすることができるので、遠くて手が届かないわけではありません。この仕事のメリットは計り知れない。しかし、市販の汎用ツールでは、特定の設計要件を満たすための十分な柔軟性が得られないことがよくあります。そのため、お客様はDRCツール開発者に新しい機能要件を反映する必要があります。これには通常、更新を継続する必要がある場合には、一定のお金と時間が必要です。幸いなことに、ほとんどのツール開発者は、特定のニーズに対応するために独自のDRCを記述するための便利な方法をお客様に提供することができます。しかし、この強力なツールは広く認められたり使用されたりしていません。この文書では、DRCツールを使用して最大の利益を得るためのユーティリティガイドを提供します。DRCは、各シンボル、各ピン、各ネットワーク、および各属性を含むPCB設計の回路図全体を横断する必要があるため、必要に応じて無限の数の「追加」ファイルを作成することができます。セクション4.0で説明したように、DRCは設計規則に違反した小さな偏差を示すことができます。例えば、アクセサリの1つには、設計で使用されるすべてのデカップリングキャパシタが含まれている可能性があります。コンデンサの数が予想値を下回ったり上回ったりすると、電源線dv/dtの問題が発生する可能性がある場所に赤いマークが付けられる[1]。これらの補助ファイルは必要かもしれませんが、ビジネスDRCツールでこれらのファイルを作成できるとは限りません。DRCのもう1つの利点は、新しい設計特徴のニーズ（例えば、設計規則に影響を与える可能性のある特徴）を満たすために更新が容易であることである。また、この分野で十分な経験を得ると、多くの他の機能を実装することができます。たとえば、独自のDRCを作成できる場合は、回路図データベースに属していないデバイスの「追加ハードウェア」（ソケット、ヒートシンク、ドライバなど）をどのように取得するかなど、独自のBOM作成ツールを作成することができます。あるいは、設計者は、特定のデバイスに適したVerilogモデルや時間ファイルをどのように入手するかなど、設計環境において十分な柔軟性を有する独自のVerilogネットテーブルアナライザを作成することができる。実際には、DRCは設計回路図全体を貫通するため、PCB設計Verilogネットワークテーブル解析に必要なシミュレーションおよび／またはBOMを出力するために、すべての有効な情報を収集することができる。プログラムコードを提供せずにこれらのトピックを議論するのは少し無理があります。そこで、回路図収集ツールを例にとります。本文では、PADS Designer製品ラインに付属するMentor Graphicsが開発したViewDrawツールを使用します。また、ViewDrawデータベース上で呼び出し、アクセスし、操作できるシンプルなCインスタンスライブラリであるViewBaseツールも使用しています。ViewBaseツールを使用すると、設計者は簡単にC/C++言語を使用してViewDraw用の完全で効率的なDRCツールを作成することができる[2][3]。ここで議論されている基本原理は、他のPCB回路図ツールにも同様に適用されることに注意してください。入力ファイルには回路図データベースのほか、DRCには、合法的な電力網名を持つ電源プレーンに自動的に接続するなど、特定の状況を記述できる入力ファイルが必要です。たとえば、電源ネットワーク名がpowerの場合、電源プレーンは、ViewDrawpcbfwdの場合、バックエンドパッケージデバイスを使用して電源プレーンに自動的に接続されます。次は入力ファイルのリストです。これらのファイルは、DRCが自動的に検索して読み込むことができるように、固定されたグローバルロケーションに配置し、実行時にDRCに情報を保存する必要があります。*ファイルlegal _ pwr _ net _ nameはオプションです。このファイルには、POWER信号のすべての合法的なネットワーク名（VCC、V 3 _ 3 P、VDDなど）が含まれています。PCBレイアウト/配線ツールでは、名前の大文字と小文字を区別する必要があります。通常、VCCはVCCやVCCとは異なります。VCCは5.0 V電源、V 3 _ 3 Pは3.3 V電源*バックエンドパッケージングデバイスプロファイルには通常、合法的な電源ケーブルネットワーク名のセットが含まれている必要があるため、ファイルlegal _ pwr _ net _ nameはオプションです。Cadence Design SystemsのAllegro配線ツールを使用している場合、PCBfwdファイルの名前はAllegro.cfgで、接地：VSS CGND接地電源：VCC VDD VEE V 3 _ 3 P V 2 _ 5 P 5 V 12 V DRCがlegal _ pwr _ net _ nameではなくAllegro.cfgファイルを直接読み込むことができる場合、より良い結果が得られます（つまりエラーが導入される確率が低い）。記号の中には、通常の電源ケーブルレイヤに接続されていないため、外部電源ケーブルピンが必要なものもあります。例えば、ECLデバイスのVCCピンはVCCまたは接地に接続されている、そのVEEピンは接地線または-5.0 V平面に接続できます。また、電源線ピンは、電源線層に達する前にフィルタに接続することもできます。電源ケーブルのピンは通常、デバイスシンボルに接続されていません。対照的に、記号の属性（ここではSIGNALと呼ぶ）の1つは、電源ピンまたは接地ピンであるピンを記述し、接続すべきネットワーク名を記述しています。SIGNAL=VCC：10 SIGNAL=ground：20 DRCはこの属性を読み取り、ネットワーク名がlegal _ pwr _ net _ nameファイルに保存されていることを確認します。legal _ pwr _ net _ nameにネットワーク名が含まれていない場合、電源ピンは電源プレーンに接続されません。この問題は非常に深刻です。アクセス：PCB設計に関する技術論文の詳細
