精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
PCBのEMC設計は、多くの電子ハードウェア技術者にとって大きな心配であるべきです。例えば、どのように、あなたはPCBを積み重ねるとき、EMCを考慮しますか？ボードの異なる層のためにEMCを設計するとき、考慮するのと同じことがありますか？誰もが同様の問題についての質問をしていることを考えると、Xiaobianは、今日のPCBのEMCデザインで良い仕事をする方法については、この記事を整理し、あなたを助けることを願って。
デバイスレイアウト
イン PCB設計, EMC展望から, 考慮する3つの主な要因があります/出力ピン, デバイス密度と消費電力.
実際的な規則は、チップが基板の20 %をカバーし、平方インチ当たり2 W以下の電力を消費するということである。
デバイスレイアウトに関しては、互いに関連するデバイスは原理的にできるだけ近いはずであり、デジタル回路、アナログ回路および電源回路を別々に配置し、高周波回路と低周波回路を分離する必要がある。
ノイズ、小電流回路、および大電流回路に傾向があるデバイスは、論理回路から遠く離れていなければならない。エム
クロック回路及び高周波回路のようなAJOR干渉及び放射源は、高感度回路から離れて配置されるべきであり、入力及び出力チップは、ハイブリッド回路パッケージのI／O出口近傍に配置されるべきである。
高い周波数成分は、相互に分配されたパラメータおよび電磁干渉を減らすために接続をできるだけ短くしなければならない。干渉に弱いコンポーネントは、あまりにも近くには、入力と出力を可能な限り遠くにする必要があります。発振器は、可能な限りクロック・チップに近く、信号インターフェースと低レベル信号チップから離れている。
構成要素は、基板の片側に平行または垂直でなければならないので、構成要素ができるだけ並列に配置され、コンポーネント間の分布パラメータを減少させるだけでなく、ハイブリッド回路の製造プロセスにも適合し、製造が容易になる。
ハイブリッド回路基板上の電源及び接地リードオフパッドは、多くの電力及びグラウンドI／O接続を均等に分配する対称的に配置される。ベアチップのマウント領域は負電位面に接続されている。
多層ハイブリッド回路を選択する場合、回路基板の層間の配置は、特定の回路とともに変化するが、一般的に以下の特性を有する。
（1）電源・接地分布の内層はシールド層であり、回路基板上の固有のコモンモードRF干渉を抑制でき、高周波電源の分布インピーダンスを低減することができる。
（2）ボード内の電源プレーンとグランドプレーンは、できるだけ近接していなければならず、グランドプレーンは一般に電源プレーンより上にある。これにより、電源の平滑コンデンサとして層間コンデンサを使用することができ、接地面で電源プレーンに分布する放射電流を遮蔽することができる。
（3）配線層を電源又はグランドプレーンに隣接して配置し、フラックスキャンセルを行う。
PCB配線
回路設計では、しばしば配線密度を改善するか、または干渉の防止に対するラインレイアウトの影響を無視して、均一なレイアウトの追求に注意を払うだけである。そして、多数のシグナルが干渉を形成するためにスペースに放射するので、より多くの電磁両立性問題につながることができる。
したがって、良好な配線は、デザインの成功の鍵です。
1グランドレイアウト
接地線は、回路の電位基準点だけでなく、信号の低インピーダンス回路でもある。
グラウンド上の一般的な干渉はグランドループの電流による干渉である。この種の干渉問題を解決するためには、電磁両立性問題の大部分を解決することに相当する。
グランド配線のノイズは主にデジタル回路のグラウンドレベルに影響を及ぼし、出力が低いときには接地線のノイズに敏感である。
接地線への干渉は、回路の誤動作を引き起こすだけでなく、伝導および放射線放射にもつながる。したがって、これらの干渉を低減するための鍵は、接地線のインピーダンスをできるだけ小さくすることである（デジタル回路の場合、接地線のインダクタンスを低減することは特に重要である）。
ケーブルのレイアウトには次の点がある。
（1）異なる電源電圧に応じて、デジタル回路およびアナログ回路は、それぞれ接地線を設定する。
2）公共接地線をできるだけ厚くする。多層厚膜プロセスでは特別な接地面を設定でき，ループ面積を減らし，受信アンテナの効率を低下させる。信号線遮蔽体として使用できます。
（3）櫛地配線を避ける。この構造は、信号逆流ループを非常に大きくし、これは放射および感度を増加させ、チップ間の共通インピーダンスは回路の誤動作を引き起こすこともある。
（4）基板上に複数のチップを設置すると、グランド配線に電位差が大きくなる。接地線は閉ループに設計され、回路の耐ノイズ性を改善する。
（5）アナログ及びデジタル機能を有する回路基板、アナロググランド及びデジタルグランドは、通常、電源のみで分離接続される。
電源回路のレイアウト
一般に電磁波放射による干渉を除いては、電力線による電磁干渉が一般的である。したがって、電源コードのレイアウトも重要であり、以下の規則が一般的に続くべきである。
(電力処理)
（1）電源線面積を小さくするために、電源線をできるだけ接地線に近づけ、差動モード放射が小さく、回路の干渉を低減する。異なる電源の電源ループを重ねることはない。
（2）多層プロセスを用いる場合，アナログ電源とディジタル電源を分離し，相互干渉を避ける。それ以外の場合、結合容量は発生し、分離は破壊される。
（3）電源プレーンとグランドプレーンとの間に完全な絶縁分離を用いることができる。ときにfreq
優勢と速度は非常に高く，低い誘電率の中程度のスラリーを選択すべきである。パワープレーンは、パワープレーン上に分布する放射電流を遮蔽するために接地面の近傍および下方になければならない。
（4）チップの電源ピンとグランドピンとの間にデカップリングを行う。チップコンデンサはチップの近くに設置するデカップリングコンデンサに使用する必要があり、デカップリングコンデンサの回路面積をできるだけ小さくすることができる。
（5）パッチチップを選択する場合、電源ピンと接地ピンとが近接しているチップを選択しようとすると、デカップリングコンデンサの電源ループ面積をさらに低減でき、電磁両立性に寄与する。
