電子設計 - 高周波回路の配線技術

(1) Wiring skills for high-frequency circuits

高周波回路 高い集積度と高い配線密度を持つ傾向がある. 多層基板の使用は配線にのみ必要である, しかし、干渉を減らす効果的な手段.

高周波回路装置のピン間のリードベンドが少ないほど良好である。高周波回路配線のリード線は、完全な直線を採用するのに最適であり、これを回す必要がある。45度程度の破線または円弧で回すことができます。この要求は、低周波回路において銅箔の固定強度を向上させるためだけであり、高周波回路では満足する。一つの要求は、高周波信号の外部発光および相互結合を低減することができる。

高周波回路装置ピンのリード線は短くなる。

高周波回路デバイス・ピンのより少ないリード・レイヤーは、交替する。すなわち、コンポーネント接続プロセスで使用されるより少ないビア（via）である。一つのビアが約0 . 5 ppfの分布容量をもたらすことができ，ビアの数を減らすことは速度を著しく増加させることができる。

高周波回路配線においては、近接配線で信号線が導入するクロストークに注目する。並列分布を避けることができない場合は、大きな信号を並列信号線の反対側に配置して干渉を大幅に低減することができる。同じ層で水平に走ることはほとんど避けられないです、しかし、2つの隣接している層の方向は互いに垂直でなければなりません。

少なくとも一つの高周波デカップリングコンデンサは、各々の集積回路ブロック（IC）の近くでセットされなければならない。そして、デカップリングコンデンサはデバイスのVCCに可能な限り近くでなければならない。

公衆接地線にアナログ接地線（AGND）、デジタル接地線（DGND）等を接続する場合は、高周波チョークを用いる。実際の高周波チョークリンクでは、中心に配線を有する高周波フェライトビーズがよく用いられる。これは、回路図のインダクタとして使用することができ、コンポーネントパッケージと配線は、PCBコンポーネントライブラリ内で個別に定義されます。手動で、適切な位置に共通のグランドラインの近くに移動します。

(2) Design method of electromagnetic compatibility (EMC) in PCB

PCBベース材料の選択とPCB層数の設定、電子部品の選択、電子部品の電磁特性、部品のレイアウト、部品間の配線の長さ、幅等は、PCBの電磁両立性をすべて制限する。PCB上の集積回路チップ（IC）は、電磁干渉（EMI）の主なエネルギー源である。

高周波デジタル回路PCBの電磁両立性( EMC )設計における配線ルール

高周波デジタル信号ケーブルは短く、一般的に2インチ（5 cm）より小さく、短くする必要がある。

主要な信号線はPCBボードの中心に最も集中します。

クロック発生回路は、PCBボードの中心付近にあり、クロックファンアウトはデイジーチェーンまたは並列に配線されるべきである。

電力線は、高周波デジタル信号線からできるだけ遠く離れているか、または接地線で分離されているべきである。電源の分配は、低インダクタンス（マルチチャネル設計）でなければならない。多層PCBのパワー層は、フィルタ層の役割を果たすキャパシタに相当する接地層に隣接している。同じ層の電源線と接地線はできるだけ近くになければなりません。電力層の周囲の銅箔は、接地層よりも2つの平面層の間の距離の20倍の位置に後退させなければならない。地面は分割してはならない。高速信号線がパワープレーンを横切って分割される場合、いくつかの低インピーダンスブリッジコンデンサは信号線の近くに配置されるべきである。

入力端子と出力端子に使用される配線は、隣接して並列することを避けるべきである。フィードバック結合を避けるためにワイヤ間に接地線を加えることが最善である。

銅箔の厚さが50μm、幅が1〜1.5 mmの場合、2 aの電流で3℃以下となる。可能な限り、PCBボードの配線は、できるだけ広くなければならない。集積回路のために、特にデジタル回路の信号線のために、通常4 mm - 12ミルのワイヤー幅は、使われます。電力線および接地線は、40 milより大きいワイヤ幅を使用する方がよい。ワイヤの最小間隔は、主に最悪の場合のワイヤ間の絶縁抵抗及び降伏電圧によって決定され、通常、4ミル以上のワイヤ間隔が選択される。また、配線間のクロストークを低減するためには、必要に応じて配線間距離を増加させることができ、配線間のアイソレーションとして接地線を挿入することができる。

PCBの全ての層において、デジタル信号は、回路基板のデジタル部分においてのみルーティングされ、アナログ信号は、回路基板のアナログ部分においてのみルーティングされ得る。低周波回路のグランドは、できるだけ単一点で並列に接地する必要がある。実際の配線が困難な場合は、部分的に直列に接続し、並列に接地することができる。アナログおよびディジタル電源の分割を実現するためには、分割電源間の配線を配線することができない。分割電源間のギャップを交差させなければならない信号線は、大面積グラウンドに近い配線層上に位置する必要がある。

pcbにおける電源とグラウンドに起因する2つの主な電磁両立性問題がある。PCB基板電流の大きさに応じて、電源線の幅を大きくし、ループ抵抗を小さくしようとする。同時に、電源線と接地線の方向をデータ伝送方向と一致させ、アンチノイズ能力を向上させる。現在，電源と接地面のノイズは経験豊富な技術者によるプロトタイプ製品やデカップリングコンデンサの容量を測定することにより，デフォルト値に設定できる。

2 .高周波ディジタル回路PCBの電磁両立性( EMC )設計におけるレイアウトルール

回路のレイアウトは、電流ループを小さくし、できるだけ高周波成分間の接続を短くする必要がある。影響を受けやすいコンポーネント間の距離はあまりに近くないべきであり、入力および出力コンポーネントはできるだけ遠くでなければならない。

回路の流れに応じて各機能回路ユニットの位置を調整し、信号の流通に都合よくレイアウトを行い、できるだけ同じ方向に保つ。

中心として各機能回路のコアコンポーネントを取り、その周りにレイアウト。コンポーネントは、均等に、PCB上にコンパクトかつコンパクトに配置する必要があり、コンポーネント間のリード接続をできるだけ短くする必要があります。

PCBは独立して合理的なアナログ回路領域とデジタル回路領域に分割され、A / D変換器はパーティション間に配置される。

従来のPCB電磁両立性設計方法の1つは、PCBの各キー部分に適切なデカップリングコンデンサを構成することである。

( 3 )信号完全性( SI )解析

SIと呼ばれる信号完全性（信号完全性）は、信号線上の信号の品質、及び回路の正しいタイミング及び電圧に応答する信号の能力を指す。

集積回路チップ（IC）または論理装置の高いスイッチング速度、高速の信号の終了コンポーネントまたは不正な配線の誤ったレイアウトは、反射、クロストーク、オーバーシュート、アンダーシュートのような原因となり得る。アンダーシュートのような信号完全性問題とリンギングは、システムが誤ったデータを出力する原因になるかもしれません、そして、回路は適切に働かないかもしれないか、全く働かないかもしれません。

PCB信号の完全性と設計

In PCB デザイン, PCB 設計者はレイアウトとレイアウトを統合する必要があり、SIの問題解決方法が各ケースで使用されるべきである PCBボード. 場合によっては, ICの選択はSI問題の数と重大度を決定できる. スイッチング時間またはエッジレートは、IC状態遷移速度を示す. ICエッジ率の高速化, SI問題の可能性. デバイスを正しく終了することは非常に重要です.

における信号完全性問題を低減するための一般的な方法 PCB設計 is to add termination components on the transmission line. 終了の過程で, コンポーネントの数の要件を量る必要がある, 信号スイッチング速度と回路電力消費. 例えば, 終了コンポーネントの追加は PCB デザイナーは配線のためのスペースが少ない, そして、レイアウトプロセスの後の段階で終了コンポーネントを追加するのは、より難しいでしょう, 新しいコンポーネントと配線のために適切なスペースを予約しなければならないので. したがって, の初めに PCBレイアウト, 終了コンポーネントが置かれる必要があるかどうか理解する必要があります.