Sulla premessa di soddisfare i requisiti funzionali del circuito, i componenti con soglie di tensione ad alta sensibilità dovrebbero essere utilizzati il più possibile. Perché la sensibilità di scarica elettrostatica di una scheda PCB è determinata dal componente con la soglia di tensione sensibile più bassa nel circuito stampato. Oltre ad implementare la corretta selezione, va anche notato che le soglie di tensione sensibili di componenti con la stessa funzione e modello, ma con diversi produttori di PCB possono variare notevolmente. Componenti dello stesso produttore di PCB ma con lotti di produzione diversi, può anche essere diverso.
1: Limitare la corrente di uscita può evitare l'effetto di bloccaggio del circuito CMOS
L'effetto lock-in è una modalità di guasto unica dei circuiti CMOS. Questo perché ci sono transistor PNP parassitari e transistor NPN nella struttura interna dei circuiti CMOS e tra loro si forma una struttura parassitaria del tiristor PNPN, quindi l'effetto di blocco dei circuiti CMOS è talvolta
Chiamato anche effetto tiristor. Questo tipo di struttura di feedback positivo ad incastro può essere innescata da fattori esterni (come la scarica elettrostatica), e la corrente fluirà sul tubo PNP (o tubo NPN), e poi attraverso un altro tubo NPN parassitario (o tubo PNP) per rendere il flusso corrente Amplificare, e a causa del feedback positivo, la corrente diventa sempre più grande e infine bruciata. Si può vedere che limitare la corrente in modo che non possa raggiungere il livello di mantenimento dello stato bloccato è uno dei problemi da considerare per i dispositivi CMOS nella progettazione di circuiti stampati. La soluzione comune è quella di utilizzare una resistenza per isolare ogni terminale di uscita dal suo cavo, e utilizzare due diodi di commutazione ad alta velocità per bloccare VDD (potenza di scarico) e VSS (alimentazione sorgente) con il cavo.
2: Utilizzare la rete di filtri
A volte è necessario un lungo cavo di ingresso tra il sistema di circuito CMOS e i contatti meccanici, il che aumenta la possibilità di interferenze elettromagnetiche e dovrebbe essere presa in considerazione una rete di filtri. Allo stesso tempo, le lunghe linee di ingresso devono essere accompagnate da una maggiore capacità distribuita e induttanza distribuita, che possono facilmente formare l'oscillazione autoeccitata LC, specialmente quando c'è una tensione di oscillazione negativa al terminale di ingresso, che può portare alla protezione
Il diodo della rete è bruciato. Il modo per risolvere questo problema è collegare una resistenza in serie all'estremità dell'ingresso. La sua resistenza può essere selezionata secondo la formula R=VDD/1mA. Ad esempio, quando VDD=10V, allora R=10 kΩ.
3: Rete RC
Ove possibile, per i terminali di ingresso sensibili dei dispositivi bipolari, è possibile utilizzare una rete RC composta da una resistenza con un valore di resistenza maggiore e un condensatore di almeno 100pF per ridurre l'impatto della scarica elettrostatica. Tuttavia, se le caratteristiche del circuito hanno requisiti, due diodi paralleli che possono essere bloccati a 0,5V in entrambe le polarità possono essere utilizzati per accorciare l'ingresso a terra. In questo modo si riduce l'interferenza alle caratteristiche di ingresso.
4: Evitare i pin di ingresso fluttuanti dei dispositivi CMOS
Evitare di galleggiare i terminali di ingresso dei dispositivi CMOS saldati al circuito stampato. Allo stesso tempo, si noti che tutti i cavi di ingresso ridondanti inutilizzati sul dispositivo CMOS non possono galleggiare. Questo perché una volta che il terminale di ingresso è lasciato fluttuare, il potenziale di ingresso sarà in uno stato instabile, che non solo distruggerà la normale relazione logica del circuito, ma causerà anche guasti elettrostatici e rumore esterno a causa della sua elevata resistenza all'ingresso.
Interferenze acustiche e altri fenomeni. Il terminale di ingresso ridondante deve essere trattato separatamente in base alla funzione del circuito. Ad esempio, i terminali ridondanti di ingresso del circuito AND gate e NAND gate dovrebbero essere collegati a VDD o ad alto livello; i terminali di ingresso ridondanti del cancello OR e del cancello NOR devono essere collegati a VSS o basso livello.