Notizie PCB - Sintesi dell'esperienza di cablaggio DDR2 nella progettazione PCB

Faccio schede madri da più di due anni. Ho progettato la memoria Loongson 2F e le particelle di memoria a bordo, e ho progettato la memoria Atom N450 e le particelle di memoria a bordo. Voglio scrivere qualcosa per riassumere, e ho scoperto che ci sono già molti articoli di questo tipo su Internet, e ora scrivo un po' di più come supplemento di riferimento. Il seguente contenuto è principalmente per la progettazione della memoria DDR2 667.

Raggruppamento del segnale: Nel cablaggio DDR2, è consuetudine dividere i segnali in più gruppi per la progettazione e i segnali divisi nello stesso gruppo hanno caratteristiche di segnale correlate o simili. Gruppo di orologio: Segnale di clock differenziale, ogni coppia di segnali sono della stessa frequenza e fase. ckp0 e ckn0 sono una coppia. Gruppo dati: Per la memoria DDR2 a 64 bit della scheda madre, ogni 8 bit (cioè un byte) di dati può essere diviso in otto gruppi. Dati dq[0:7], maschera dati dqm0, segnale differenziale strobo dati dqsp0 e dqsn0 è un gruppo, e così via. I segnali dello stesso gruppo di dati dovrebbero essere instradati sullo stesso livello di segnale e anche i livelli dovrebbero essere cambiati insieme. Al fine di facilitare il cablaggio sullo stesso livello di segnale, i bit di dati possono essere scambiati. Ad esempio, quando il segnale dq2 viene instradato, si scopre che se viene instradato secondo lo schema schematico, sarà interleavato con il dq4, in modo che il livello deve essere cambiato. Possiamo far passare il segnale allo stesso livello scambiando i bit di dati. Il contenuto memorizzato nel bit è anche quello letto. Lo swap non sarà influenzato, ma la condizione di swap deve essere compresa tra 8 bit nello stesso gruppo. Indirizzo/gruppo di comando: MA[0:14], BA0, BA1, BA2, RAS, CAS, WE Gruppo di controllo: Clock enable CKE, chip select CS e strobo di resistenza terminale ODT sono un gruppo. Per il modulo di memoria, DIMM0 utilizza CKE0, CKE1, CS0, CS1, ODT0, ODT1. Quando si progetta la memoria di bordo, è possibile utilizzare CKE0, CS0, ODT0 per controllare 4 chip di memoria a 16 bit. Stack PCB: Per una scheda a sei strati, le pile generali sono superiore, GND, singnal2, singnal3, POWER e inferiore. Generalmente, è meglio usare GND come piano di riferimento per il segnale. L'impedenza della traccia è determinata dalla larghezza della traccia, dallo spessore del foglio di rame della traccia, dalla distanza dalla traccia al piano di riferimento, dallo spessore del foglio di rame del piano di riferimento e dal materiale dielettrico del bordo. La progettazione PCB dovrebbe essere conforme ai requisiti di progettazione dell'impedenza del produttore della CPU per impostare lo stack. Piano. Il software generale di progettazione PCB può anche calcolare l'impedenza. Dopo aver trovato il produttore del PCB e conoscere il materiale dello spessore dielettrico dello strato, è possibile progettare la larghezza della pila e della linea da soli. Il segnale di indirizzo/comando e il segnale di controllo possono utilizzare la tensione di lavoro della memoria 1.8V come piano di riferimento. Controllo della lunghezza: per i segnali ad alta frequenza come DDR2, la lunghezza della traccia dovrebbe essere calcolata al nucleo della CPU, che introduce un concetto chiamato lunghezza del pacchetto. Il wafer di silicio è inciso in un nucleo della CPU con metodi fisici e chimici, e quindi il nucleo della CPU è confezionato su un piccolo substrato PCB per diventare la nostra CPU comune. La lunghezza della traccia dai pin su quel piccolo PCB al nucleo della CPU è chiamata lunghezza del pacchetto. La lunghezza dell'orologio alla stessa memoria di rango dovrebbe essere controllata entro più o meno 5 mil. La lunghezza di tutte le tracce nello stesso gruppo di dati deve essere controllata nell'intervallo più o meno 20 mil del segnale stroboscopio dati DQS. La lunghezza può essere diversa tra diversi gruppi di dati, ma dovrebbe essere controllata entro più o meno 500 mil dal segnale dell'orologio. Il controllo della lunghezza del segnale del gruppo di comando/indirizzo non è particolarmente rigoroso. INTEL Atom N450 richiede il controllo del segnale di clock entro meno 500 mil a più 1000 mil. Vale a dire, la differenza tra il segnale più lungo e più corto può essere 1500mil, ma è meglio ridurre la differenza di lunghezza del segnale il più possibile durante il cablaggio. Non c'è problema quando le lunghezze del segnale di questi gruppi sono completamente uguali durante il cablaggio, ma occupa molto spazio PCB e richiede molto tempo. Se la lunghezza del segnale indirizzo/comando supera diverse migliaia di mil del segnale orologio, deve essere regolata nel firmware del BIOS. Il controllo rientra nell'ambito dei requisiti della CPU. Quando è necessaria la memoria integrata, è necessario configurare solo l'SPD della memoria. I requisiti di controllo della lunghezza del segnale del gruppo di controllo sono simili ai requisiti del segnale del gruppo di comando/indirizzo. Durante la progettazione, dovrebbe essere fatto in conformità con i requisiti del produttore della CPU. INTEL Atom N450 richiede che il segnale dell'orologio sia controllato entro 0 mil a più 1000mil. Spaziatura della traccia: In generale, il cablaggio dovrebbe essere instradato secondo il principio 3W, cioè, la spaziatura linea-linea sullo stesso piano è 3 volte la larghezza della linea. Ma questo non è necessario, il requisito di informazioni è relativamente piccolo. Generalmente, la distanza delle tracce di meandring può essere di 16 a 20 mil e può essere aumentata a 30 mil per il segnale dell'orologio. La distanza tra i diversi gruppi di segnali dovrebbe essere opportunamente ingrandita, che può essere superiore a 20 mil, e la distanza tra i segnali del gruppo indirizzo/comando e del gruppo di controllo può essere inferiore a 8 mil. La distanza tra le aree di fan-out BGA può essere piccola e i cavi devono essere instradati secondo i requisiti di progettazione della CPU dopo che i cavi sono stati instradati. Altro: Una linea 20mil può essere utilizzata per la traccia VREF e un condensatore 0.1uf dovrebbe essere aggiunto a ogni dispositivo. La traccia VTT dovrebbe essere superiore a 135mil ed ogni quattro resistenze dovrebbero essere collegate a un condensatore 0.1uf ed entrambe le estremità dovrebbero essere collegate a un condensatore 10uf.

Quanto sopra è l'introduzione del cablaggio DDR2 nella progettazione PCB. Ipcb è fornito anche ai produttori di PCB e alla tecnologia di produzione di PCB