Notizie PCB - Classificazione dell'alimentazione DDR

1. Gli alimentatori DDR possono essere suddivisi in tre categorie: L'alimentazione principale VDD e VDDQ, Il requisito principale di alimentazione è VDDQ = VDD, VDDQ è per IO VDD è l'alimentazione per l'alimentazione buffer, ma in generale, VDDQ e VDD sono combinati in un unico alimentatore. Alcuni chip hanno anche VDDL, che fornisce alimentazione alla DLL, e possono utilizzare lo stesso alimentatore VDD. Quando si progetta l'alimentatore, è necessario considerare se la tensione e la corrente soddisfano i requisiti, la sequenza di accensione dell'alimentatore, il tempo di accensione dell'alimentatore e la monotonia. Il requisito di tensione dell'alimentazione elettrica è generalmente all'interno di ±5%. La corrente deve essere calcolata in base ai diversi chip utilizzati e al numero di chip. Poiché la corrente di DDR è generalmente relativamente grande, quando la progettazione PCB, se un piano completo di alimentazione elettrica è posato sui pin, è lo stato più ideale e il condensatore di accumulo di energia è aumentato all'ingresso di alimentazione e uno viene aggiunto a ogni pin. Filtro con un piccolo condensatore di 100nF ~ 10nF.

Alimentatore di riferimento Vref, L'alimentatore di riferimento Vref è richiesto per seguire VDDQ e Vref=VDDQ/2, quindi può essere fornito da un chip di alimentazione, o può essere ottenuto da un divisore di resistenza. Poiché la corrente Vref è generalmente piccola, nell'ordine di diversi mA a decine di mA, il metodo del divisore della resistenza risparmia costi e può essere più flessibile nel layout. È posizionato più vicino al perno Vref e segue da vicino. Tensione VDDQ, quindi questo metodo è raccomandato. Va notato che le resistenze utilizzate per il divisore di tensione possono essere 100 ~ 10K e sono richieste resistenze di precisione dell'1%. Ogni pin della tensione di riferimento Vref deve aggiungere un filtro di capacità punto 10nF ed è meglio collegare un condensatore in parallelo con ogni resistenza del divisore di tensione.

Utilizzato per abbinare la tensione VTT (Tracking Termination Voltage) VTT è la fonte di alimentazione estratta dalla resistenza corrispondente, VTT=VDDQ/2. Nella progettazione DDR, a seconda della topologia, alcuni progetti non utilizzano VTT, ad esempio quando il controller ha meno dispositivi DDR. Se viene utilizzato VTT, il requisito attuale di VTT è relativamente grande, quindi il cablaggio deve essere posato con rame. E VTT richiede che l'alimentazione elettrica possa affondare la corrente e affondare la corrente. In circostanze normali, è possibile utilizzare un chip di alimentazione specificamente progettato per DDR per generare VTT per soddisfare i requisiti. Inoltre, un condensatore 10Nf~100nF è generalmente posizionato accanto a ogni resistenza tirata a VTT e un grande condensatore uF è richiesto per l'accumulo di energia sull'intero circuito VTT. In generale, le linee dati DDR hanno una topologia one-drive-one, e sia DDR2 che DDR3 hanno ODT per la corrispondenza, quindi non c'è bisogno di tirare VTT per la corrispondenza per ottenere una migliore qualità del segnale. Tuttavia, se le linee del segnale di indirizzo e controllo sono multi-caricate, ci sarà più di un driver e non c'è ODT all'interno e la sua topologia è una struttura a punto T, quindi è spesso necessario utilizzare VTT per il controllo di corrispondenza della qualità del segnale.

2. Orologio L'orologio DDR è una traccia differenziale. Generalmente, viene utilizzato un metodo di corrispondenza di 100 ohm in parallelo con il terminale. L'impedenza di controllo della coppia differenziale della traccia differenziale è di 100 ohm e la linea monoterminale è di 50 ohm. Va notato che la linea differenziale può anche utilizzare la corrispondenza di serie. Il vantaggio di utilizzare la corrispondenza di serie è che il bordo ascendente del segnale differenziale può essere controllato, che può avere un certo effetto sull'EMI.

3. Dati e DQS Il segnale DQS è equivalente all'orologio di riferimento del segnale dati e deve essere mantenuto alla stessa lunghezza del segnale CLK durante l'instradamento. DQS è un segnale monoterminale sotto DDR2. DDR2 può essere utilizzato come segnale differenziale o monoterminale. Quando si fa single-ended, è necessario collegare DQS- a terra, mentre DDR3 è un segnale differenziale e richiede una linea differenziale 100ohm. A causa dell'ODT interno, DQS non richiede un terminale da collegare in parallelo con una resistenza da 100ohm. Ogni segnale dati 8bit corrisponde ad un gruppo di segnali DQS. Il segnale DQS deve mantenere la stessa lunghezza del segnale DQS dello stesso gruppo durante l'instradamento e controllare l'impedenza a 50ohm monoterminale. Durante la scrittura dei dati, il centro di DQ e DQS sono allineati e durante la lettura dei dati, i bordi di DQ e DQS sono allineati. I segnali DQ sono per lo più one-drive-one, e DDR2 e DDR3 hanno una corrispondenza ODT interna, quindi è generalmente sufficiente eseguire la corrispondenza di serie. 4. Indirizzo e controllo

L'indirizzo e il segnale di controllo non sono veloci come DQ. Vengono campionati in base al bordo ascendente dell'orologio, quindi devono avere la stessa lunghezza della traccia dell'orologio. Tuttavia, se vengono utilizzati più DDR, l'indirizzo e i segnali di controllo sono in una relazione one-drive-multiple e è necessario prestare attenzione a se il metodo di corrispondenza è adatto. 5. Considerazioni di layout PCB

Durante il layout PCB, le particelle DDR devono essere posizionate il più vicino possibile al controller DDR. Ogni pin di alimentazione deve essere posizionato con un condensatore filtro e l'intero alimentatore deve avere un condensatore grande di 10uF o più posizionato all'ingresso di alimentazione. È meglio utilizzare uno strato separato per l'alimentazione elettrica da posare sui perni. Le resistenze per la corrispondenza di serie sono posizionate al meglio all'estremità della sorgente. Se è un segnale bidirezionale, deve essere posizionato alla stessa estremità in modo uniforme. Se si tratta di una struttura DDR corrispondente con più unità, la resistenza di pull-up VTT deve essere posizionata all'estremità più lontana. Si noti che il layout del chip deve essere bilanciato. La figura seguente mostra la struttura topologica di diversi DDR. In primo luogo, nel caso di un drive due, è diviso in una struttura ad albero, una catena di margherite e una struttura Fly-by. Fly-by è una struttura a catena a margherita con un piccolo STUB. La struttura a catena margherita di DDR2 e DDR3 è più adatta. La struttura ad albero consente di fissare due chip ai lati anteriore e posteriore del PCB per ridurre la lunghezza della biforcazione. La topologia DDR con più di un drive è più complicata e richiede un'attenta simulazione. 6. Considerazioni di cablaggio PCB

Per il layout PCB, utilizzare 50 ohm per tracce monoterminali e 100 ohm per tracce differenziali. Si noti che la lunghezza uguale della linea differenziale di controllo è all'interno di ±10mil e lo stesso gruppo di linee sono anche diversi secondo i requisiti di velocità, generalmente ±50mil. Le linee di controllo e indirizzo, le linee DQS e gli orologi hanno la stessa lunghezza e le linee dati DQ hanno la stessa lunghezza delle linee DQS dello stesso gruppo. Si noti che l'orologio, DQS e altri segnali dovrebbero essere separati da una distanza superiore a 3W. I segnali tra i gruppi devono essere separati da una distanza di almeno 3W. È meglio instradare lo stesso gruppo di segnali sullo stesso livello. Riduci al minimo il numero di vias.

A causa della sua velocità veloce e dell'accesso frequente, DDR deve considerare le sue interferenze esterne in molti progetti. È necessario prestare attenzione ai seguenti punti durante la progettazione Il principio richiede moduli di circuito e segnali suscettibili di interferenze, come segnali analogici, segnali di radiofrequenza, segnali di clock, ecc., come richiesto dagli indicatori di prestazione, in modo da evitare che DDR interferisca con loro e influenzi gli indicatori. Non utilizzare lo stesso alimentatore per l'alimentatore DDR e altri moduli di alimentazione sensibili. Se deve essere utilizzato lo stesso alimentatore, prestare attenzione all'uso di induttori, perline magnetiche o condensatori per il filtraggio e l'isolamento. Sulle linee di segnale dell'orologio e DQS, riservare alcuni posti in cui la resistenza di serie e la capacità parallela possono essere aumentate. Quando EMI supera lo standard, aumentare la resistenza di serie o la capacità di messa a terra entro la gamma consentita dall'integrità del segnale per rendere il segnale aumento e ritardo. Rallenta e riduci le radiazioni esterne. Per schermatura, utilizzare la struttura di schermatura del guscio metallico per schermare la radiazione esterna. Prestare attenzione a mantenere l'integrità del terreno.

Nota che la larghezza di banda della sonda dell'oscilloscopio e dell'oscilloscopio stesso può soddisfare i requisiti della prova. Il punto di prova deve essere selezionato il più vicino possibile all'estremità ricevente del segnale. Poiché la segnalazione DDR è più complicata, al fine di testare rapidamente, eseguire il debug e risolvere problemi di segnale, speriamo di separare semplicemente i bit di lettura / scrittura. In questo momento, l'analisi del diagramma oculare più comunemente usata è quella di aiutare a verificare se il segnale DDR soddisfa i requisiti di tensione, temporizzazione e jitter. Ci sono diverse impostazioni della modalità trigger. In primo luogo, il trigger di larghezza principale può essere utilizzato per separare i segnali di lettura / scrittura. Secondo la specifica JEDEC, la larghezza del preambolo letto è da 0,9 a 1,1 cicli di clock e la larghezza del preambolo di scrittura è specificata per essere superiore a 0,35 cicli di clock e non c'è limite superiore. Il secondo metodo di trigger è quello di utilizzare un metodo di trigger di ampiezza del segnale più grande per separare il segnale di lettura / scrittura. Di solito, l'ampiezza del segnale del segnale di lettura/scrittura è diversa, quindi possiamo raggiungere la separazione dei due attivando l'oscilloscopio su un'ampiezza del segnale più grande. Prestare attenzione all'ampiezza del segnale, alla frequenza dell'orologio, al punto trasversale dell'orologio differenziale, se il bordo ascendente è monotono, overshoot, ecc. durante la prova. La cosa più importante nella tempistica, la cosa più importante a cui prestare attenzione è il tempo di installazione e il tempo di attesa.

Quanto sopra è l'introduzione della classificazione degli alimentatori DDR. Ipcb è fornito anche ai produttori di PCB e alla tecnologia di produzione PCB.