Notizie PCB - Precauzioni per l'impedenza caratteristica della prova PCB

Precauzioni per l'impedenza caratteristica della prova PCB

Una buona struttura laminata può controllare efficacemente l'impedenza e il suo cablaggio può formare una struttura di linea di trasmissione facile da capire e prevedibile. Gli strumenti di soluzione in loco possono gestire bene tali problemi, purché il numero di variabili sia controllato al minimo, si possono ottenere risultati abbastanza precisi.

Tuttavia, quando tre o più segnali sono impilati insieme, questo non è necessariamente il caso, e la ragione è sottile. Il valore di impedenza target dipende dalla tecnologia di processo del dispositivo. La tecnologia CMOS ad alta velocità può generalmente raggiungere circa 70Ω; I dispositivi TTL ad alta velocità generalmente possono raggiungere circa 80Ω a 100Ω. Poiché il valore di impedenza di solito ha una grande influenza sulla tolleranza al rumore e sulla commutazione del segnale, è necessario essere molto attenti quando si sceglie l'impedenza; il manuale del prodotto dovrebbe fornire indicazioni al riguardo. I risultati iniziali dello strumento di risoluzione in loco possono incontrare due tipi di problemi. Il primo è il problema della visione ristretta. Lo strumento di soluzione sul campo analizza solo l'influenza delle tracce vicine e non considera tracce non parallele su altri strati che influenzano l'impedenza. Lo strumento di soluzione on-site non può conoscere i dettagli prima del cablaggio, cioè quando assegna la larghezza di traccia, ma il metodo di disposizione di coppia sopra menzionato può ridurre al minimo questo problema. Vale la pena menzionare l'influenza dei piani di potenza parziale. Il circuito esterno è spesso affollato con fili di rame a terra dopo il cablaggio, che è utile per sopprimere EMI e la placcatura dell'equilibrio. Se solo tali misure vengono adottate per lo strato esterno, la struttura laminata raccomandata in questo articolo avrà un effetto molto piccolo sull'impedenza caratteristica. L'effetto di utilizzare un gran numero di livelli di segnale adiacenti è molto significativo. Alcuni strumenti di soluzione in loco non riescono a trovare la presenza di fogli di rame, perché possono controllare solo le linee stampate e l'intero strato, quindi il risultato dell'analisi dell'impedenza non è corretto. Quando c'è metallo sullo strato adiacente, agisce come uno strato di terra meno affidabile. Se l'impedenza è troppo bassa, la corrente istantanea sarà grande, che è un problema EMI pratico e sensibile. Un altro motivo per il fallimento degli strumenti di analisi dell'impedenza sono condensatori distribuiti. Questi strumenti di analisi generalmente non possono riflettere l'influenza di pin e vias (questa influenza viene solitamente analizzata con un simulatore). Questo effetto può essere significativo, soprattutto sul piano posteriore. Il motivo è molto semplice:

L'impedenza caratteristica della prova PCB può essere solitamente calcolata con la seguente formula: â Ֆš L / CAmong loro, L e C sono l'induttanza e la capacità per unità di lunghezza rispettivamente. Se i perni sono disposti uniformemente, la capacità aggiuntiva influenzerà notevolmente il risultato del calcolo. La formula diventerà:â Ֆš L/(C+C')C'è la capacità del perno per unità di lunghezza. Se i connettori sono collegati in linea retta come sul piano posteriore, è possibile utilizzare la capacità totale della linea e la capacità totale del pin tranne il primo e l'ultimo pin. In questo modo, l'impedenza effettiva sarà ridotta, e potrebbe anche scendere da 80Ω a 8Ω. Per ottenere il valore effettivo, il valore originale dell'impedenza deve essere diviso per:â Ֆš( 1+C'/C)Questo calcolo è molto importante per la selezione dei componenti. Quando si ritarda la simulazione, si dovrebbe considerare la capacità del componente e del pacchetto (e talvolta anche l'induttanza dovrebbe essere inclusa). In primo luogo, il simulatore potrebbe non essere in grado di simulare correttamente i condensatori distribuiti; in secondo luogo, prestare attenzione all'impatto delle diverse condizioni di produzione su strati incompleti e tracce non parallele. Molti strumenti di soluzione on-site non possono analizzare la distribuzione degli stack senza piani a pieno potere o terra. Tuttavia, se c'è uno strato di terra adiacente allo strato del segnale, il ritardo calcolato sarà abbastanza cattivo, come un condensatore, ci sarà il ritardo più grande; Se una scheda bifacciale ha molti fili di terra e fogli di rame VCC su entrambi gli strati, questa situazione è ancora più grave. Se il processo non è automatizzato, impostare queste cose in un sistema CAD sarà molto disordinato. EMCCi sono molti fattori che influenzano EMC, molti dei quali di solito non vengono analizzati. Anche se vengono analizzati, è spesso dopo il completamento del progetto, che è troppo tardi. I seguenti sono alcuni fattori che influenzano EMC:Gli slot nel piano di potenza costituiscono un'antenna di quarto di lunghezza d'onda. Per le occasioni in cui sono richieste scanalature di installazione su contenitori metallici, dovrebbero essere utilizzati invece metodi di perforazione. Componenti induttivi. Una volta ho incontrato un designer che ha seguito tutte le regole di progettazione e fatto simulazioni, ma il suo circuito ha ancora molti segnali di radiazione. Il motivo è che ci sono due induttori disposti parallelamente l'uno all'altro sullo strato superiore per formare un trasformatore. A causa dell'influenza del piano di terra incompleto, la bassa impedenza dello strato interno provoca una grande corrente transitoria nello strato esterno. La maggior parte di questi problemi può essere evitata adottando un disegno difensivo. Prima di tutto, la corretta struttura dello stack e la strategia di cablaggio dovrebbero essere fatte, in modo che possa essere fatto un buon inizio.

Quanto sopra è l'introduzione all'impedenza caratteristica della prova PCB. Ipcb è fornito anche ai produttori di PCB e alla tecnologia di produzione di PCB