Progettazione PCB - Ottimizzare la progettazione PCB per super MOSFET di giunzione?

Sulla base delle recenti tendenze di progettazione PCB, migliorare l'efficienza è diventato un obiettivo chiave e il trade-off di utilizzare dispositivi a commutazione lenta per un migliore EMI non vale la pena. Le giunzioni super possono migliorare l'efficienza nelle applicazioni in cui i MOSFET planari sono difficili da gestire. Rispetto alla tradizionale tecnologia planare MOSFET, il MOSFET a super giunzione può ridurre significativamente la resistenza all'accensione e la capacità parassitaria. Sebbene la significativa riduzione della resistenza all'accensione e la riduzione della capacità parassitaria contribuiscano a migliorare l'efficienza, produce anche una rapida commutazione di tensione (dv/dt) e corrente (di/dt), con conseguente rumore ad alta frequenza e EMI irradiato.

Per guidare MOSFET a super-giunzione a commutazione rapida, è necessario comprendere l'impatto dei parassiti del layout del pacchetto e del PCB sulle prestazioni di commutazione, così come le regolazioni del layout del PCB fatte per utilizzare le super-giunzioni. MOSFET di super-giunzione con tensione di rottura di 500-600V è utilizzato principalmente. Tra queste valutazioni di tensione, gli standard industriali TO-220, TO-247, TO-3P e TO-263 sono i pacchetti più utilizzati. L'impatto dell'imballaggio sulle prestazioni è limitato perché le lunghezze interne del filo di legame del cancello e della sorgente sono fisse. Solo la lunghezza del cavo può essere modificata per ridurre l'induttanza sorgente del pacchetto.

La tipica induttanza al piombo di 10nH non sembra grande, ma il di/dt di questi MOSFET può facilmente raggiungere 500A/μs! Assumendo che di/dt sia 500A/μs, la tensione sull'induttanza del cavo 10nH è VIND=5V; e il di/dt di spegnimento dell'induttanza del piombo 10nH è 1.000A/μs, che può generare una tensione di VIND=10V. La maggior parte delle applicazioni e dei progetti non hanno considerato che questa induttanza aggiuntiva genererà anche tensione, ma questo non può essere ignorato. Il semplice calcolo di cui sopra mostra che l'induttanza totale della sorgente del pacchetto, cioè l'induttanza del filo di legame e del perno, deve essere ridotta ad un valore accettabile. Un'altra fonte di rumore sono i parassiti di layout. Ci sono due parassiti visibili: induttanza parassitaria e capacità parassitaria. L'induttanza di una traccia di 1cm è 6-10nH. Questa induttanza può essere ridotta aggiungendo uno strato sulla parte superiore del PCB e uno strato GND sulla parte inferiore del PCB. L'altro tipo è la capacità parassitaria.

Il principio dei parassiti capacitivi nel layout. La capacità parassitaria è causata da due tracce adiacenti o tra una traccia e il piano di terra dall'altro lato. Un altro tipo di capacità è la capacità tra il dispositivo e il piano di terra. I due fili paralleli su entrambi i lati della scheda PCB possono aumentare la capacità e ridurre l'induttanza del ciclo, riducendo così la radiazione di rumore elettromagnetico. Si prega di considerare questi suggerimenti di layout la prossima volta che il vostro progetto richiede MOSFET super-giunzione.

Componenti parassitici nell'imballaggio e nella disposizione

Poiché MOSFET è un dispositivo unipolare, la capacità parassitaria è l'unico fattore limitante per la commutazione dei transienti. Il principio del bilanciamento di carica riduce la resistenza all'accensione di un'area specifica e rispetto alla tecnologia MOSFET standard, la dimensione del chip sotto lo stesso RDS (ON) è più piccola. La figura 1 mostra la capacità di un MOSFET a super giunzione e di un MOSFET planare standard. Il Coss del MOSFET standard ha una relazione moderatamente lineare, mentre la curva Coss del MOSFET super-giunzione presenta una relazione altamente non lineare. A causa della maggiore densità cellulare, il valore iniziale di Coss del MOSFET di super-giunzione è più alto, ma nel MOSFET di super-giunzione, il Coss scenderà rapidamente vicino alla tensione della sorgente di scarico di circa 50V. Quando i MOSFET a super-giunzione sono utilizzati nei convertitori PFC o DC/DC, questi effetti non lineari possono causare oscillazioni di tensione e corrente. La figura 3 mostra un diagramma schematico semplificato del circuito PFC, inclusi gli elementi parassitari interni del MOSFET di potenza e un circuito oscillatore esterno. Il circuito oscillatore esterno comprende un condensatore di accoppiamento esterno (Cgd_ext.) portato dal layout.

Confronto della capacità di uscita tra MOSFET planare e MOSFET di super giunzione

In generale, ci sono più circuiti oscillatori che influenzeranno le caratteristiche di commutazione del MOSFET, compresi i circuiti oscillatori interni ed esterni. Nel circuito PFC, L, Co e Dboost sono rispettivamente l'induttore, il condensatore di uscita e il diodo boost. Cgs, Cgd_int e Cds sono la capacità parassitaria del MOSFET di potenza. Ld1, Ls1 e Lg1 sono i cavi di collegamento di scarico, sorgente e gate e induttanza del perno del MOSFET di potenza. Rg_int e Rg_ext sono la resistenza interna del gate MOSFET di potenza e la resistenza esterna del gate drive del circuito. Cgd_ext è la capacità parassitaria di gate-drain del circuito. LD, LS e LG sono le induttanze vaganti delle tracce di scarico, sorgente e gate del circuito stampato (PCB). Quando il MOSFET è acceso o spento, l'oscillazione parassitaria del cancello avviene nel circuito risonante attraverso la capacità di gate-drain Cgd e l'induttanza del cavo del cancello LG1.

Nella condizione di risonanza (Ï\L=1/Ï\C), la tensione oscillante generata nella tensione del cancello e della sorgente è molto più grande della tensione di azionamento. L'oscillazione di tensione causata dal cambiamento di risonanza è proporzionale al fattore qualità Q (=ÏL/R=1/ÏCR). Quando il MOSFET è spento, l'induttanza parassitaria di scarico (LD+Ld1), la capacità di scarico Cgd e la rete LG1 di induttanza del cavo del cancello causano la tensione di oscillazione del cancello. Se la resistenza del gate (RG-ext.+Rg_int.) è estremamente piccola, Q diventa grande. Inoltre, la caduta di tensione attraverso LS e l'induttanza vaga della sorgente di Ls1 generano oscillazioni nella tensione gate-source. L'oscillazione parassitaria può causare guasti alla sorgente gate, EMI scadente, grandi perdite di commutazione, guasto al controllo gate e può anche causare guasto MOSFET.

È molto importante ottimizzare il design del circuito per massimizzare le prestazioni del MOSFET super-giunzione senza effetti negativi.