Technologie PCB - Conception stable de l'horloge pour convertisseur A / D haute vitesse basé sur PCB

Ces dernières années, la recherche étrangère sur les convertisseurs A / D haute vitesse a été la plus active, avec quelques structures améliorées apparaissant dans les structures de base de la mémoire flash [2], telles que les structures de circuits de sous - gamme (par exemple, les structures semi - flash, les structures pipeline, les Structures Multi - étages, les structures Multi - étapes). En fait, il s'agit de structures de circuits constituées de plusieurs structures de circuits flash et d'autres formes différentes de circuits fonctionnels. Cette structure peut remédier aux inconvénients de la structure de base du circuit flash et est un convertisseur A / D haute vitesse et haute résolution. Cette structure remplace progressivement les structures SAR et intégratives de longue date, ainsi qu'une structure de circuit bit par bit. Sur cette base, vous obtiendrez une structure de circuit a appelée pliage (également appelée structure MAG - AMPS). Il s'agit d'une structure de sortie série greycode. Ces technologies de conception de circuits PCB sont un développement de convertisseurs A / D haute vitesse, haute résolution et haute performance. A joué un rôle positif de facilitation.

En outre, dans la technologie de conception de circuits pour les convertisseurs A / D haute résolution, la structure de circuit d'îlot est actuellement une méthode de conception de circuit très populaire. Cette structure de circuit n'est pas seulement utilisée pour les convertisseurs A / D à basse ou moyenne vitesse à haute résolution. Remplacera progressivement la structure de SAR et de circuit intégré, qui, combinée à la structure pipeline, promet d'atteindre une résolution plus élevée et un convertisseur A / D plus rapide. Circuit de stabilisation du rapport cyclique anti - Horloge PCB avec l'expansion continue et l'amélioration des performances du système électronique d'armement de la nouvelle ère, La complexité des systèmes électroniques augmente également. Afin d'assurer l'échantillonnage des données, la rétroaction de contrôle et les capacités et performances de traitement numérique des systèmes électroniques, les convertisseurs A / D sont également de plus en plus exigeants pour les systèmes électroniques militaires modernes, en particulier pour les systèmes de communication de données militaires et les systèmes d'acquisition de données. La demande de convertisseurs A / D haute vitesse et haute résolution augmente. Circuit de stabilisation du rapport cyclique d'horloge en tant que circuit à grande vitesse, l'unité centrale d'un convertisseur A / D de haute précision joue un rôle essentiel dans les performances du rapport signal sur bruit (SNR) et des bits significatifs (enob) du convertisseur. Il est donc nécessaire d'assurer un convertisseur A / N haute vitesse et haute précision. Pour améliorer les performances, il est nécessaire de garantir un rapport cyclique approprié et une gigue moindre pour les horloges d'échantillonnage et de codage. Une étude du circuit de stabilisation du rapport cyclique d'horloge est donc très nécessaire. Comme le circuit de stabilisation du rapport cyclique d'horloge est l'unité de base du convertisseur A / D haute vitesse et haute précision, et qu'il n'y a pratiquement pas de produit de circuit de stabilisation du rapport cyclique d'horloge séparé, il n'est rapporté que dans le convertisseur A / D haute vitesse et haute précision. Les produits d'Adi permettent d'améliorer les performances d'échantillonnage par rapport aux produits d'autres sociétés, principalement grâce à l'amélioration du circuit DCS (cycle cycle ratio Stabilizer). Le circuit DCS est chargé de réduire la gigue du signal d'horloge et le rythme d'échantillonnage dépend de l'horloge. En ce qui concerne le signal, les anciens circuits DCS de chaque société ne peuvent contrôler que la gigue à environ 0,25 PS, tandis que les nouveaux produits haute performance ad9446 et ltc2208 peuvent réduire la gigue à environ 50 fs. En général, la réduction de la gigue permet d'améliorer le SNR et donc la résolution effective (enob: Effective bit Number) et d'atteindre des taux d'échantillonnage supérieurs à 100 MSPS tout en atteignant un nombre quantifié de 16 bits. Si vous augmentez le taux d'échantillonnage sans contrôler la gigue, l'enob diminue et la résolution requise n'est pas obtenue. Il n'est pas possible d'augmenter le nombre de bits de quantification. Avec l'évolution des convertisseurs A / N haute performance, les circuits DCS peuvent évoluer vers des vitesses plus élevées, moins de Gigue et moins de stabilité. Le tableau 1 répertorie les rapports cycliques des horloges dans les convertisseurs A / d étrangers. Indicateurs des principaux paramètres techniques du circuit de stabilisation. En fait, la gigue de 60fs de l'ad est de loin minime. Maintenant, la gigue d'ouverture est généralement contrôlée à environ 1 PS, au - dessus de ce nombre ou même quelques dizaines de PS gigue n'a pratiquement pas beaucoup de sens.méthode de mise en œuvre du circuit de stabilisation anti - Horloge PCB de la situation actuelle de la recherche à la maison et à l'étranger, le circuit d'horloge utilisé pour stabiliser les ADC à grande vitesse est principalement une boucle à verrouillage de phase (Phase Locked Loop, PLL). Un système à verrouillage de phase est essentiellement un système de contrôle de phase en boucle fermée. En termes simples, il s'agit d'un circuit permettant de synchroniser le signal de sortie avec le signal d'entrée en fréquence et en phase, c'est - à - dire que la différence de phase entre le signal de sortie et le signal d'entrée de l'oscillateur est nulle ou reste constante après le passage du système dans un état verrouillé (ou synchrone). En raison des nombreuses excellentes caractéristiques de la boucle à verrouillage de phase, elle peut être largement utilisée dans la génération et la distribution d'horloges de processeur haute performance, la synthèse et la conversion de fréquence du système, ainsi que dans le suivi automatique de l'Accord de fréquence, l'extraction synchrone de bits dans les communications numériques, Le verrouillage de phase, le doublage de phase verrouillé et la Division de fréquence, Cet article propose la conception d'une DLL à verrouillage de phase retardé (delay Locked Loop DLL). En effet, la PLL utilise principalement des discriminateurs de phase et des filtres pour surveiller le signal d'horloge de rétroaction et le signal d'horloge d'entrée, puis utilise la différence de tension résultante pour contrôler l'oscillateur commandé en tension pour produire un signal similaire à l'horloge d'entrée, ce qui a finalement pour but de verrouiller la fréquence. La fonction de la DLL est d'insérer une impulsion de retard entre l'horloge d'entrée et l'horloge de rétroaction jusqu'à ce que les fronts montants des deux horloges soient alignés, et lorsque la synchronisation est mise en oeuvre, la boucle à verrouillage de phase de retard DLL sur puce peut être verrouillée dans son intégralité lorsque le bord de l'impulsion d'horloge d'entrée et le bord de l'impulsion de rétroaction sont alignés. Une fois l'horloge verrouillée, le circuit n'est plus réglé et il n'y a pas de différence entre les deux horloges. De cette façon, la boucle à verrouillage de phase à retard sur puce utilise l'horloge de sortie DLL pour compenser le retard causé par le réseau de distribution d'horloge, améliorant ainsi efficacement la source et la charge d'horloge. Délai entre. Tout d'abord, la ligne à retard est moins bruyante que l'oscillateur. En effet, le passage par zéro endommagé dans la forme d'onde disparaît à l'extrémité de la ligne à retard et il est recirculé dans le circuit oscillant, ce qui produit plus, d'autre part, le temps de retard varie rapidement dans la plage de variation de la tension de commande dans la DLL, c'est - à - dire que la fonction de transfert est simplement égale au gain kbcdl de vcdl. En bref, les oscillateurs utilisés dans la PLL ont une accumulation d'instabilité et de déphasage qui tend à dégrader les performances de la PLL lorsque l'horloge de compensation seule provoque un retard dans le temps dans le réseau. Par conséquent, la stabilité

Le système de test de carte PCB aura un nouveau concept de conception de carte PCB, adopte le système de test automatique basé sur le bus USB et le concept de conception d'instrument virtuel, joue pleinement le rôle de l'ordinateur, remplace autant que possible le concept d'instrument traditionnel par un ordinateur, réduisant ainsi le volume de l'instrument lui - même et réduisant les coûts de développement, L'efficacité du développement est ainsi améliorée. Après conversion d / a, le signal d'excitation analogique nécessaire au test est appliqué au système de test, puis le circuit de test est envoyé à la matrice de commutation via le bus de test. La matrice de commutation est reliée à la matrice de commutation et les interrupteurs sont commandés par un microprocesseur. La carte PCB de test est fixée à la machine à aiguilles, le signal d'excitation est appliqué à la position correspondante de la carte de circuit imprimé, la réponse est mesurée par le circuit de test et la quantité analogique collectée est envoyée à la commande du noyau. Après la conversion A / D, la quantité numérique correspondante est renvoyée par le logiciel sur la machine PCB et traitée par la machine PCB pour déterminer si la carte PCB est qualifiée ou non.