Technologie PCB - Introduction aux étapes de la spécification de conception PCB EMI

Étapes de spécification de conception PCB EMI

1. Traitement de puissance IC

1.1) assurez - vous que chaque pin d'alimentation IC a un condensateur de découplage 0.1uf. Pour les puces BGA, il y a 8 condensateurs de 0,1 uf et 0,01 UF dans les quatre coins du BGA. Une attention particulière est accordée à l'ajout de condensateurs de filtrage tels que VTT pour l'alimentation des traces. Cela a un impact non seulement sur la stabilité, mais aussi sur EMI.

2 Traitement des lignes d'horloge

2.1) Il est recommandé d'exécuter la ligne d'horloge en premier.

2.2) pour les lignes d'horloge dont la fréquence est supérieure ou égale à 66 m, le nombre de pores par ligne ne doit pas dépasser 2 et la moyenne 1,5.

2.3) pour les lignes d'horloge dont la fréquence est inférieure à 66 m, le nombre de pores par ligne ne doit pas dépasser 3 et la moyenne ne doit pas dépasser 2,5

2.4) pour les lignes d'horloge de plus de 12 pouces de longueur, si la fréquence est supérieure à 20m, le nombre de trous ne doit pas dépasser 2.

2.5) Si le fil d'horloge est percé, ajoutez un condensateur de dérivation entre la deuxième couche (la couche de terre) et la troisième couche (la couche d'alimentation) à l'emplacement adjacent du trou afin de vous assurer que la couche de référence change après le changement de fil d'horloge. La boucle du courant haute fréquence (couches adjacentes) est continue. La couche de puissance dans laquelle se trouve le condensateur de dérivation doit être celle traversée par le sur - trou et aussi proche que possible du sur - trou. La distance maximale entre le condensateur de dérivation et le sur - trou ne doit pas dépasser 300 mil.

2.6) en principe, toutes les lignes d'horloge ne peuvent pas traverser l'île. Voici quatre scènes de traversée des îles.

2.6.1) une île croisée est apparue entre Powerhouse et Powerhouse. À ce stade, les lignes d'horloge sont câblées à l'arrière du quatrième niveau, et le troisième niveau (la couche d'alimentation) a deux îlots d'alimentation que le quatrième niveau doit traverser.

2.6.2) une île croisée apparaît entre l'île Power et l'île ground. À ce moment - là, la ligne d'horloge se compose d'un îlot de mise à la terre au milieu de l'îlot d'alimentation du quatrième étage (la couche d'alimentation), qui doit traverser les deux îles au quatrième étage.

2.6.3) des îles croisées apparaissent entre les îles de la terre et les formations. À ce moment - là, les lignes d'horloge sont câblées au premier niveau et il y a un îlot de mise à la terre au milieu du deuxième niveau (niveau du sol), le câblage du premier niveau devant traverser l'îlot de mise à la terre.

2.6.4) pas de cuivre sous la ligne d'horloge. Si les conditions sont limitées, il est impossible de ne pas être une île, assurez - vous que la ligne d'horloge avec une fréquence supérieure ou égale à 66m n'est pas une île. Si une ligne d'horloge de fréquence inférieure à 66 m traverse l'îlot, un condensateur de découplage doit être ajouté pour former une voie miroir. Placez un condensateur 0.1uf entre les deux îlots d'alimentation et à proximité de la ligne d'horloge de l'île.

2.7) Choisissez une traversée de l'île lorsque vous êtes confronté à deux trous de passage et à une option de traversée de l'île.

2.8) la ligne d'horloge doit être distante de plus de 500 mil du bord du panneau latéral d'E / s et ne doit pas fonctionner côte à côte avec la ligne d'E / S. Si cela n'est pas possible, la distance entre la ligne d'horloge et la ligne du port d'E / s doit être supérieure à 50 mil.

2.9) la couche de référence de la ligne d'horloge (Plan d'alimentation) doit essayer d'alimenter le plan d'alimentation de l'horloge lorsque la ligne d'horloge est sur le quatrième niveau. Moins d'horloges sont référencées aux autres plans de puissance, mieux c'est. De plus, la fréquence est supérieure ou égale à 66 M. le plan de puissance de référence de la ligne d'horloge doit être un plan de puissance de 3,3 v.

2.10) l'espacement des lignes d'horloge doit être supérieur à 25 mil.

2.11) Lorsque les lignes d'horloge sont connectées, les lignes entrantes et sortantes doivent être aussi éloignées que possible.

2.12) Lorsque le fil d'horloge est connecté au BGA et à d'autres appareils, essayez d'éviter les porosités sous le BGA si le fil d'horloge change de couche.

2.13) faites attention à chaque signal d'horloge et ne négligez aucune horloge, y compris AC - bitclk pour Audio Codec, en particulier fs3 - fs0. Bien que ce ne soit pas une horloge par son nom, c'est en fait une horloge, alors faites attention.

2.14) Les résistances pull - on et pull - down de la puce d'horloge doivent être placées aussi près que possible de la puce d'horloge.

3. Traitement des ports d'E / s

3.1) Chaque port d'E / s, y compris PS / 2, USB, lpt, com, speak out, Game est divisé en une mise à la terre, l'extrême gauche et l'extrême droite sont connectés à la terre numérique, la largeur n'est pas inférieure à 200 mil ou trois trous de passage. Ne vous connectez pas à d'autres endroits. Connexions numériques.

3.2) Si le port COM2 est de type pin, il doit être mis à la terre aussi près que possible des E / S.

3.3) circuit d'E / s le dispositif EMI est aussi proche que possible de l'E / s Shield.

3.4) les couches d'alimentation et de mise à la Terre aux ports d'E / s sont séparées par des îlots, le rez - de - chaussée et le niveau supérieur doivent être posés sur le sol et le signal ne doit pas être autorisé à traverser les îlots (les lignes de signal sont directement débranchées des ports et les ports d'E / s ne sont pas acheminés sur de longues distances).

4. Quelques notes

A. les ingénieurs de conception doivent se conformer strictement aux spécifications de conception EMI de PCB. Les ingénieurs EMI sont autorisés à effectuer des inspections. En cas de violation des spécifications de conception EMI du PCB entraînant l'échec du test EMI, la responsabilité incombe à l'Ingénieur concepteur.

Les ingénieurs b.emi sont responsables des spécifications de conception et respectent strictement les spécifications de conception EMI de PCB, mais les tests EMI échouent toujours. Les ingénieurs EMI sont chargés de fournir la solution et de la résumer dans les spécifications de conception EMI du PCB.

Les ingénieurs c.emi sont responsables des tests EMI pour chaque port périphérique et ne doivent pas manquer les tests.

D. chaque ingénieur de conception a le droit de faire des suggestions et de contester les spécifications de conception. L'ingénieur EMI est chargé de répondre aux questions et d'ajouter les spécifications de conception aux recommandations de l'Ingénieur après validation expérimentale.

Les ingénieurs e.emi sont chargés de réduire le coût de la conception EMI de PCB et de réduire le nombre de billes magnétiques utilisées.