L'actualité PCB - Résumé de l'expérience de câblage de conception de PCB DDR2

Je fais des cartes mères depuis plus de deux ans. J'ai fait la conception de la mémoire Dragon Core 2F et des particules de mémoire embarquées, ainsi que le développement de la mémoire Atom N450 et des particules de mémoire embarquées. J'aimerais écrire quelque chose pour résumer et découvrir qu'il y a déjà beaucoup de ces articles en ligne, et maintenant j'en ai écrit un peu plus comme supplément de référence. Ce qui suit est principalement destiné à la conception de la mémoire DDR2 667.

Regroupement des signaux: dans le câblage DDR2, les signaux sont généralement conçus en plusieurs groupes et les signaux divisés en un même groupe ont des caractéristiques de signal associées ou similaires. Groupe d'horloge: signal d'horloge différentiel, chaque paire de signaux ayant la même fréquence et la même phase. Ckp0 et ckn0 sont une paire. Groupes de données: pour la mémoire DDR2 64 bits de la carte mère, tous les 8 bits (soit un octet) de données peuvent être divisés en huit groupes. Les données DQ [0: 7], le masque de données dqm0, les signaux différentiels de sélection de données dqsp0 et dqsn0 sont un groupe, etc. les signaux d'un même groupe de données doivent être routés sur la même couche de signal et les couches doivent également changer ensemble. Pour faciliter le câblage sur la même couche de signal, les bits de données peuvent être échangés. Par example, lorsqu'un signal dq2 est routé, on constate que s'il est routé selon le schéma, il s'entrelacera avec dq4 et devra donc changer de couche. Nous pouvons faire en sorte que le signal atteigne la même couche en échangeant des bits de données. Ce qui est stocké dans les bits est aussi ce qui est lu. Les échanges ne sont pas affectés, mais les conditions d'échange doivent être entre 8 bits dans le même groupe. Groupes d'adresses / commandes: Ma [0: 14], ba0, Ba1, ba2, RAS, cas, we groupes de contrôle: clock enabled cke, Chip select CS et terminal Resistance Strobe odt sont un groupe. Pour les modules de mémoire, dimm0 utilise cke0, cke1, cs0, cs1, odt0 et odt1. Lors de la conception de la mémoire embarquée, vous pouvez utiliser cke0, cs0, odt0 pour contrôler 4 puces mémoire 16 bits. Empilement PCB: pour les panneaux à six couches, l'empilement général est top, GNd, singnal2, singnal3, Power et bottom. En général, il est préférable d'utiliser GNd comme plan de référence pour le signal. L'impédance d'une trace est déterminée par la largeur de la trace, l'épaisseur de la Feuille de cuivre de la trace, la distance de la trace au plan de référence, l'épaisseur de la Feuille de cuivre du plan de référence et le matériau diélectrique de la plaque. La conception du PCB doit être conforme aux exigences de conception d'impédance de la pile de configuration du fabricant du CPU. Le plancher Le logiciel de conception de PCB universel peut également calculer l'impédance. Après avoir trouvé un fabricant de PCB et de comprendre le matériau de l'épaisseur diélectrique de la feuille, vous pouvez concevoir l'empilement et la largeur de ligne vous - même. Le signal d'adresse / commande et le signal de commande peuvent utiliser une tension de fonctionnement de la mémoire de 1,8 V comme plan de référence. Contrôle de la longueur: pour les signaux haute fréquence tels que DDR2, la longueur de suivi doit être calculée au cœur du CPU, ce qui introduit un concept appelé longueur d'encapsulation. Graver une tranche de silicium en un cœur de CPU par des méthodes physiques et chimiques, puis encapsuler le cœur de CPU sur un petit substrat PCB est devenu notre CPU commun. La longueur de trace de la broche sur ce petit PCB au cœur du CPU est appelée longueur d'encapsulation. La longueur d'horloge à la mémoire de la même colonne doit être contrôlée à plus ou moins 5 mils. La longueur de toutes les traces d'un même groupe de données doit être contrôlée à plus ou moins 20 mils du signal de sélection de données dqs. La longueur peut être différente entre les différents groupes de données, mais doit être contrôlée à plus ou moins 500 mils du signal d'horloge. Le contrôle de la longueur du signal de groupe d'adresses / commandes n'est pas particulièrement strict. L'Intel Atom N450 doit contrôler le signal d'horloge entre - 500 mils et + 1000 mils. C'est - à - dire que la différence entre le signal le plus long et le signal le plus court peut être de 1500mil, mais il est préférable de réduire autant que possible la différence de longueur du signal lors du câblage. Il n'y a pas de problème lorsque les longueurs de signal de ces groupes sont exactement égales lors du câblage, mais cela prend beaucoup d'espace PCB et prend beaucoup de temps. Si la longueur du signal d'adresse / commande dépasse plusieurs milliers de mils du signal d'horloge, un ajustement doit être effectué dans le firmware du BIOS. Le contrôle est dans les limites des exigences du CPU. Lorsque la mémoire embarquée est requise, il suffit de configurer la mémoire SPD. Les exigences de contrôle de longueur de signal de groupe de contrôle sont similaires aux exigences de signal de groupe d'adresse / commande. Au moment de la conception, cela doit être fait conformément aux exigences du fabricant du CPU. Intel Atom N450 nécessite de contrôler le signal d'horloge entre 0mil et 1000mil. Espacement des traces: en général, le câblage doit être effectué selon le principe 3W, c'est - à - dire que les lignes sont espacées de 3 fois la largeur des lignes sur le même plan. Mais ce n'est pas obligatoire, les exigences d'Intel sont relativement faibles. Typiquement, l'intervalle des traces de zigzag peut être de 16 à 20 mils et peut être porté à 30 mils pour un signal d'horloge. La distance entre les différents groupes de signaux doit être convenablement élargie et peut être supérieure à 20 mils, et la distance entre les signaux du Groupe adresse / commande et du groupe contrôle peut être inférieure à 8 mils. La distance entre les zones de sortie BGA peut être petite, après le câblage du câble doit être câblé selon les exigences de conception du CPU. Autre: une ligne de 20mil peut être utilisée pour les traces vref, chaque appareil doit ajouter un condensateur de 0,1uf. La trace VTT doit être supérieure à 135mil, toutes les quatre résistances doivent être connectées à un condensateur de 0,1uf et les deux extrémités doivent être connectées à un condensateur de 10uf.

Voici une introduction au câblage DDR2 dans la conception de PCB. IPCB est également fourni aux fabricants de PCB et à la technologie de fabrication de PCB