Tecnología de PCB - Diseño de estabilidad del reloj del convertidor A / D de alta velocidad basado en PC

En los últimos años, la investigación extranjera sobre convertidores A / D de alta velocidad ha sido la más activa, y algunas estructuras mejoradas han aparecido en la estructura básica de memoria flash [2], como la estructura de circuito de subregión (como la estructura de semimemoria flash, la estructura de tuberías, la estructura de varios niveles, la estructura de varios pasos). De hecho, son estructuras de circuitos compuestas por múltiples estructuras de circuitos flash y otras formas diferentes de circuitos funcionales. Esta estructura puede compensar las deficiencias de la estructura básica del Circuito de memoria flash y es un convertidor A / D de alta velocidad y alta resolución. Esta estructura está reemplazando gradualmente la estructura SAR e integral de larga data, así como una estructura de circuito poco a poco. Mejorando aún más sobre esta base, obtendrá una estructura de circuito a llamada plegable (también conocida como estructura MAG - amps). esta es una estructura de salida en serie de código gree. Estas tecnologías de diseño de circuitos PCB son el desarrollo de convertidores A / D de alta velocidad, alta resolución y alto rendimiento. Ha desempeñado un papel positivo en la promoción.

Además, en la tecnología de diseño de circuitos de convertidores A / D de alta resolución, la estructura del Circuito de la isla es un método de diseño de circuitos muy popular en la actualidad. Esta estructura de circuito no solo se utiliza para convertidores A / D de alta resolución, baja o media velocidad. La sustitución gradual de la estructura SAR y de circuitos integrados, combinada con la estructura de la línea de montaje, promete lograr una mayor resolución y una mayor velocidad de los convertidores A / D. el circuito de estabilización del ciclo de trabajo anti - reloj de PCB con la expansión continua y la mejora del rendimiento de los sistemas electrónicos de armas y Equipos de la nueva era, La complejidad de los sistemas electrónicos también está aumentando. Para garantizar la capacidad y el rendimiento de muestreo de datos, retroalimentación de control y procesamiento digital de los sistemas electrónicos, los sistemas electrónicos militares modernos también requieren cada vez más convertidores A / d, especialmente los sistemas de comunicación de datos militares y los sistemas de adquisición de datos. La demanda de convertidores A / D de alta velocidad y alta resolución está aumentando. Como circuito de alta velocidad, la unidad central del convertidor A / D de alta precisión desempeña un papel vital en el rendimiento de la relación señal - ruido (snr) y el bit efectivo (enob) del convertidor. Por lo tanto, es necesario garantizar un convertidor A / D de alta velocidad y alta precisión. para mejorar el rendimiento, es necesario garantizar que los relojes de muestreo y codificación tengan un ciclo de trabajo adecuado y un menor temblor. Por lo tanto, es muy necesario estudiar el circuito de estabilización del ciclo de trabajo del reloj. Debido a que el circuito de estabilización del ciclo de trabajo del reloj es la unidad central del convertidor A / D de alta velocidad y alta precisión, y casi no hay productos de circuitos de estabilización del ciclo de trabajo del reloj separados, solo se informa en el convertidor A / D de alta velocidad y alta precisión. En comparación con los productos de otras compañías, los productos de Adi pueden mejorar el rendimiento de muestreo, principalmente gracias a la mejora de los circuitos de países en desarrollo (estabilizadores de ciclo de trabajo). El circuito CDS es responsable de reducir el temblor de la señal del reloj, y el tiempo de muestreo depende del reloj. En términos de señal, los circuitos anteriores de CDS de las empresas solo podían controlar el temblor en unos 0,25 ps, mientras que los nuevos productos de alto rendimiento ad9446 y ltc2208 podían reducir el temblor a unos 50 fs. Por lo general, reducir el temblor puede mejorar el snr, mejorando así la resolución efectiva (enob: número de bits válidos), y puede lograr una tasa de muestreo de más de 100 msps mientras alcanza un número cuantitativo de 16 bits. Si se aumenta la tasa de muestreo sin controlar el temblor, el enob se reducirá y no se podrá obtener la resolución necesaria. Es imposible aumentar el número de bits cuantitativos. Con el desarrollo de convertidores A / D de alto rendimiento, los circuitos CDS pueden desarrollarse hacia una mayor velocidad, menos temblores y estabilidad. La Tabla 1 muestra el ciclo de trabajo del reloj en el convertidor A / D extranjero. Los principales parámetros técnicos del circuito estable. De hecho, hasta ahora, el temblor de 60 FS de Ad era el más bajo. Ahora el temblor de apertura generalmente se controla en torno a 1 ps, y el temblor por encima de este número o incluso decenas de ps en realidad no tiene mucho sentido. a juzgar por la investigación actual en el país y en el extranjero, el circuito de reloj utilizado para estabilizar ADC de alta velocidad es principalmente un bucle bloqueado por fase (pll). El sistema de bloqueo de fase es esencialmente un sistema de control de fase de circuito cerrado. En pocas palabras, es un circuito que permite sincronizar la señal de salida con la señal de entrada en términos de frecuencia y fase, es decir, después de que el sistema entra en un Estado de bloqueo (o sincronización), la diferencia de fase entre la señal de salida y la señal de entrada del Oscilador es cero o se mantiene constante. Debido a que el bucle de bloqueo de fase tiene muchas características excelentes, puede ser ampliamente utilizado en la generación y distribución de relojes de procesadores de alto rendimiento, síntesis y conversión de frecuencia del sistema, así como seguimiento automático de ajuste de frecuencia, extracción simultánea de bits en comunicaciones digitales, bloqueo de fase, duplicación de frecuencia de bloqueo de fase y División de frecuencia. Este artículo presenta un diseño de un bucle de bloqueo de fase de retraso DLL (delay Locked loop dll). De hecho, el pll utiliza principalmente un detector de fase y un filtro para monitorear la señal del reloj de retroalimentación y la señal del reloj de entrada, y luego utiliza la diferencia de voltaje generada para controlar el Oscilador controlado por tensión para producir una señal similar al reloj de entrada, logrando finalmente el propósito de bloquear la frecuencia. La función de la dll es insertar un pulso de retraso entre el reloj de entrada y el reloj de retroalimentación hasta que el borde ascendente de los dos relojes esté alineado, y cuando se logra la sincronización, cuando el borde del pulso del reloj de entrada y el borde del pulso de retroalimentación están alineados, el bucle de bloqueo de fase de retraso En chip DLL puede estar bloqueado en su totalidad. Después de que el reloj está bloqueado, el circuito ya no se ajusta y no hay diferencia entre los dos relojes. De esta manera, el bucle de bloqueo de fase de retraso en el chip utiliza el reloj de salida DLL para compensar el retraso de tiempo causado por la red de distribución del reloj, lo que mejora efectivamente la fuente y la carga del reloj. Retraso de tiempo entre. En primer lugar, el ruido de la línea de retraso es menor que el ruido del oscilador. Esto se debe a que el punto de cruce cero dañado en la forma de onda desaparece al final de la línea de retraso y se recicla en el circuito oscilante, lo que genera más. en segundo lugar, el tiempo de retraso cambia rápidamente dentro del rango de variación del voltaje de control en el dll, es decir, la función de transferencia es simplemente igual a la ganancia del vcdl kbcdl. En resumen, el Oscilador utilizado en el pll tiene inestabilidad y acumulación de desplazamiento de fase, y tiende a reducir el rendimiento del pll cuando el reloj de compensación causa un retraso de tiempo solo en la red. Por lo tanto, la estabilidad

El sistema de prueba de tablero de PCB tendrá un nuevo concepto de diseño de pcb, utilizando un sistema de prueba automático basado en bus USB y un concepto de diseño de instrumentos virtuales, dando pleno juego al papel de la computadora y reemplazando el concepto de instrumento tradicional por una computadora en la medida de lo posible, reduciendo así el volumen del propio Instrumento y reduciendo los costos de desarrollo. Por lo tanto, se mejora la eficiencia del desarrollo. Después de la conversión D / a, se aplica la señal de excitación analógica necesaria para la prueba al sistema de prueba, y luego el circuito de prueba se envía a la matriz de conmutación a través del bus de prueba. La matriz de interruptores está conectada a la matriz de interruptores y es controlada por un procesador. la placa de circuito impreso de prueba se fija a la cama de la aguja, la señal de excitación se aplica a la posición correspondiente de la placa de circuito impreso, la respuesta se mide por el circuito de prueba y la cantidad analógica recopilada se envía al control central. Después de la conversión a / d, la cantidad digital correspondiente es retroalimentada por el software en la máquina de PCB y procesada por la máquina de PCB para determinar si la placa de PCB está calificada.