Tecnología de PCB - Tecnología de simulación a nivel de placa en el diseño de placas de PCB

A medida que aumenta la complejidad y densidad de las placas de circuito, la tarea de probar y depurar puntos de prueba limitados con Osciladores y analizadores lógicos se vuelve cada vez más pesada y eficiente. Los simuladores EDA emergentes y los navegadores de ondas utilizan miles de dominios de tiempo para monitorear las señales y pueden aumentar considerablemente el alcance de la depuración. Este artículo detallará las potentes funciones de la tecnología de simulación a nivel de placa y su papel en acortar el diseño y el ciclo de producción de la placa de circuito.

No importa cuán avanzadas sean las herramientas de desarrollo, es inevitable que aparezcan defectos grandes y pequeños durante todo el proceso de desarrollo, que pueden acechar en todas las etapas del diseño, implementación y cad. Los defectos no son terribles. Es importante detectar y eliminar estos defectos lo antes posible para ahorrar dinero y tiempo de manera efectiva. La función de la herramienta de simulación a nivel de placa es ayudar a los diseñadores de PCB a realizar el trabajo de puesta en marcha más rápido antes y después de la fabricación de la placa de circuito.

Tecnología de simulación a nivel de tablero

Los principales pasos de la simulación a nivel de tablero son los siguientes:

Elaborar un plan de pruebas

El primer paso de la simulación es desarrollar un plan de prueba completo que refleje plenamente los requisitos específicos del producto en términos de simulación a nivel de placa. El plan de prueba se puede implementar en dos etapas, la primera etapa es una sola prueba de interfaz; La segunda etapa es la prueba funcional general de la placa de circuito.

La fase 1 requiere definir claramente el tipo y el alcance de las interfaces y aislarlas completamente, como entre procesadores e interfaces de memoria. Luego se crea un caso de prueba para comprobar el rendimiento de conexión y las características cronológicas de la interfaz.

La fase 2 requiere que la placa de circuito se divida en varios bloques funcionales (un bloque funcional puede estar equipado con una o más interfaces). Después de que la primera fase confirme que cada interfaz funciona correctamente, el objetivo se puede bloquear en la función de un solo módulo, es decir, toda la placa de circuito se considera una caja negra. En este momento, puede usar las funciones detalladas del módulo de prueba vectorial de prueba adecuado para manejar los problemas de tiempo combinados y los datos específicos del bloque funcional.

Creación de un entorno de simulación

Antes de la simulación, es necesario establecer un entorno de simulación completo para apoyar, procesar y retroalimentar diversas señales de entrada y medir las señales de salida.

El entorno de simulación debe incluir lo siguiente: 1. Inspección y monitoreo; 2. tabla de red; 3. modelo; 4. estructura del catálogo;

1. Damas y monitores

Una vez completado el plan de prueba, se registrarán automáticamente errores o defectos. Cuando se añade la señal de excitación introducida a la placa de circuito, la gente quiere obtener el resultado de salida ideal, pero el resultado de la simulación puede ser bueno o malo. En este momento, se necesita mucho tiempo para analizar los resultados de salida. Si escribes un guión para comparar, puedes evitar este trabajo de análisis que lleva mucho tiempo. Además, el mismo efecto se puede lograr utilizando señales para indicar una situación de falla durante la simulación.

Cuando SIMULAMOS problemas de cronología e integridad de datos, nos referimos a las tareas utilizadas para indicar defectos como monitores, mientras que los guiones utilizados para simular características funcionales y comparar los resultados finales se llaman inspectores. Este método puede tardar un poco al principio, pero en la etapa de prueba real puede reducir considerablemente el tiempo de búsqueda de ondas y análisis de resultados.

2. tabla en línea

Las herramientas de entrada de esquemas comunes tienen la función de generar tablas de red verilog / vvhdl. Estas tablas de red contienen todos los componentes y conexiones de red entre ellos. Además, los nombres de los componentes y puertos en la tabla de red están representados por símbolos.

3. modelo

La simulación requiere un modelo hdl de cada componente. La Biblioteca de modelos verilog / vvhdl para chips estándar está disponible en Synopsys u otros proveedores. Estos modelos tienen funciones exactamente similares a las de los componentes reales y son flexibles para cambiar el tiempo para cumplir con los últimos requisitos de los componentes. Como se mencionó anteriormente, los nombres de componentes y puertos en la tabla de red son los mismos que se declararon al introducir el esquema, pero los nombres de componentes y puertos utilizados en el modelo real pueden ser diferentes de los utilizados en la tabla de red. Para conectar correctamente los puertos de la tabla de red Al modelo, es necesario crear un archivo de paquete. El archivo solo proporciona una relación de mapeo de puertos entre la tabla de red y el modelo real, y está diseñado específicamente para componentes con diferentes nombres de puertos en el modelo y la tabla de red. Construir. Por ejemplo, el nombre simbólico del número final del componente es oe, pero el nombre del puerto en el modelo es oe N. En este momento, se necesita un archivo de paquete de este tipo para establecer la relación de conexión entre el pin de símbolo en la tabla de red y el puerto del modelo.

4. estructura del catálogo

Por lo general, los diseñadores de PCB necesitan establecer la estructura de catálogo correcta para rastrear las señales de entrada / salida del proceso de simulación. Estos catálogos se pueden utilizar para distinguir diferentes tipos de archivos ambientales. Estos tipos de archivos incluyen: cs, modelos de desarrollo local, monitores / inspectores, guiones, tablas de red a nivel de tablero, archivos de registro, archivos de volcado, etc. una buena estructura de catálogo facilita la gestión y seguimiento de todos los archivos de entorno / Código.

Utilizando el Formador / desbloqueador como objeto de bloque funcional analógico (suponiendo que el controlador de bus pci, el controlador del sistema y el árbitro puedan funcionar correctamente, la prueba a hacer es solo para el Formador o desbloqueador del sistema), introduciendo la señal de excitación desde el lado pci, revisando los resultados de salida desde el lado de la línea digital t1 / E1 y luego haciendo lo contrario.

Las siguientes son varias pruebas típicas: 1. Cuadros con diferentes contenidos de datos; 2. retraso del marco; 3. superfotogramas o superfotogramas extendidos con diferentes parámetros; 4. se espera un cuadro incorrecto de la Convención sobre los derechos del niño.

Puede simular otros bloques funcionales de la misma manera y comprobar los resultados de la simulación. En esta etapa de prueba pueden aparecer los siguientes defectos: 1. Dos interfaces diferentes en diferentes bloques funcionales tienen el mismo nombre de red, lo que suele provocar un cortocircuito. 2. problemas de integración del sistema, como el salto del enrutamiento de la señal de una interfaz a otra. 3. el formato de datos de una interfaz no puede ser soportado por otras interfaces. Esta etapa también se conoce como simulación de canales de datos de placas de circuito.

Habilidades de simulación

Estas son algunas de las técnicas de simulación a nivel de placa: 1. Para los componentes de PCB programables, intente marcar el archivo con la parte posterior. Estos archivos contienen información predecible sobre el tiempo de las señales de entrada y salida; 2. verifique todas las descripciones de la red de energía en la tabla de red y, en caso de omisión, rellene inmediatamente; 3. el reloj de red final no se pegará a la placa de circuito. Hay que prestar atención a los componentes anteriores.

Aunque la simulación funcional tiene algunas de las ventajas sobresalientes anteriores, también tiene ciertas limitaciones, lo que hace que los resultados de la simulación no sean exactamente similares a las placas de circuito PCB reales. Esta restricción se muestra en: 1. Faltan Diferentes logotipos de red de energía porque en el hdl, aunque se puede declarar la red de energía, no se pueden indicar valores específicos, como 5v o 3.3v. la versión actual del hdl aún no admite esta función. 2. hdl no puede simular la interfaz analógica. 3. Esta simulación no puede encontrar problemas relacionados con la capacidad de conducción. 4. realizar una prueba de memoria requiere un enorme archivo de volcado y un largo tiempo de ejecución.