Teknik PCB - Bagaimana menulis pemeriksa desain PCB anda sendiri

pendekatan sistemik Pemeriksa Peraturan Raka (DRC) digunakan dalam rancangan PCB. Selepas menangkap reka PCB dalam alat skematik PCB, DRC mesti dijalankan untuk mencari pelanggaran peraturan reka. Ini mesti dilakukan sebelum proses belakang bermula. Biasanya, penyedia alat skematik menyediakan DRC, dan kebanyakan desainer hanya menggunakannya.

Namun, alat penjual adalah universal dan mungkin tidak sentiasa cukup fleksibel untuk mengendalikan keperluan unik tertentu. Ia mungkin untuk menghantar permintaan untuk fungsi baru untuk ditambah ke DRC kepada penyedia, tetapi ini akan menghabiskan wang dan masa, terutama jika operasi ini mesti dilakukan berbilang kali. Untungnya, kebanyakan penyedia alat menyediakan mekanisme mudah digunakan, dan anda boleh menulis DRC anda sendiri untuk memenuhi kebutuhan unik anda. Malangnya, alat kuat ini belum dikenali atau digunakan secara luas.

Kerana DRC mesti melalui seluruh diagram skematik desain PCB, termasuk setiap simbol, setiap pin, dan setiap rangkaian, jika perlu, ia boleh menghasilkan bilangan tidak terbatas "oleh-produk" berguna untuk setiap atribut. Seperti yang dijelaskan dalam seksyen 4.0, mereka boleh menandakan pelanggaran peraturan desain halus. Contohnya, fail produk sampingan mungkin mengandungi semua kondensator penyahpautan dalam rancangan. Jika nombor jauh lebih kecil atau lebih besar daripada yang dijangka, ia boleh memicu bendera merah bagi masalah dv/dt garis kuasa mungkin [1]. Fail produk sampingan ini mungkin sangat diperlukan, tetapi ia pasti tidak dijana oleh mana-mana DRC komersial.

Keuntungan lain dari DRC ini adalah ia boleh mudah dan cepat dikemaskini untuk mengakomodasi ciri-ciri reka baru, seperti atribut baru yang mempengaruhi peraturan reka. Selain itu, apabila anda telah mendapat cukup pengalaman dalam bidang ini, banyak kemungkinan lain akan muncul.

Contohnya, jika anda boleh tulis DRC anda sendiri, anda boleh tulis alat generasi bil bahan (BOM) anda sendiri, yang lebih baik mengendalikan keperluan unik tertentu, seperti di mana untuk mendapatkan komponen yang bukan sebahagian dari pangkalan data skematik "perkakasan tambahan" (Soket, heat sink atau screw). Atau anda boleh tulis penyelamat Verilog anda sendiri, yang cukup fleksibel untuk sesuai dengan persekitaran reka anda, seperti di mana untuk mendapatkan model Verilog atau fail masa untuk komponen unik tertentu. Bahkan, apabila DRC melalui skema desain, ia boleh mengumpulkan semua maklumat yang diperlukan untuk output senarai jaringan Verilog untuk simulasi dan/atau BOM untuk penghasilan PCB.

Akan sukar untuk membincangkan topik ini tanpa menyediakan beberapa kod pemrograman. Untuk ini, kita perlu menggunakan alat penangkapan skematik sebagai contoh. Dalam artikel ini, kita gunakan ViewDraw dari Mentor Graphics, yang merupakan sebahagian dari keluarga produk PADS-Designer. Selain itu, kita gunakan ViewBase, yang hanya perpustakaan rutin C yang boleh dipanggil untuk mengakses pangkalan data ViewDraw. Menggunakan Pangkalan Paparan, and a boleh tulis DRC lengkap dan berguna untuk ViewDraw dalam C/C++[2][3]. Sila perhatikan bahawa prinsip yang kita bincangkan di sini berlaku kepada sebarang alat skematik PCB lain.

Selain pangkalan data skematik, DRC juga perlukan beberapa fail input untuk memberitahunya bagaimana mengendalikan situasi tertentu, seperti nama jaringan kuasa sah yang secara automatik disambung ke pesawat kuasa. Contohnya, jika rangkaian kuasa dipanggil POWER, ia akan secara automatik disambung ke pesawat kuasa melalui utiliti pakej belakang, seperti PCBfwd ViewDraw. Berikut adalah senarai fail input ini. Fail ini patut ditempatkan dalam lokasi global yang tetap supaya DRC boleh mencari/baca secara automatik pada masa berjalan dan simpan maklumat dalam.

Anda boleh pilih untuk mencipta fail bernama legal_pwr_net_name yang mengandungi semua nama rangkaian sah isyarat POWER, seperti VCC, V3_3P, VDD. Sila perhatikan bahawa kes huruf mungkin penting untuk beberapa alat bentangan/wayar PCB, dan biasanya VCC berbeza dari Vcc atau vcc. VCC boleh menjadi bekalan kuasa 5.0V, dan V3_3P boleh menjadi bekalan kuasa 3.3V.

legal_pwr_net_name adalah pilihan, kerana fail konfigurasi utiliti pakej belakang mesti biasanya mengandungi senarai nama rangkaian kuasa undang-undang. Jika Allegro dari Cadence Design Systems adalah alat pemasangan/bentangan, fail dinamakan allegro.cfg untuk PCBfwd dan ia mesti mempunyai masukan berikut:

GRUND GND CGND VSS Bumi

Sumber kuasa VCC VDD VEE V3_3P V2_5P + 5V + 12V

Jika DRC boleh baca secara langsung allegro.cfg selain dari legal_pwr_net_name, ia akan lebih baik (kemungkinan untuk memperkenalkan ralat adalah kurang).

Biasanya, pin kuasa/tanah tidak muncul pada simbol komponen. Sebaliknya, simbol mempunyai atribut (boleh dipanggil SIGNAL) yang menentukan pin mana ialah kuasa atau tanah, dan menentukan nama rangkaian yang pin patut disambungkan:

SIGNAL = VCC: 10

SIGNAL = BANDA: 20

DRC boleh baca atribut ini dan pastikan nama rangkaian ialah nama dalam fail legal_pwr_net_name. Jika tidak, pin kuasa tidak akan disambung ke pesawat kuasa, yang merupakan ralat yang sangat serius.

Simbol tertentu mesti mempunyai pin kuasa/tanah kerana ia tidak tersambung ke pesawat kuasa/tanah normal. Contohnya, pin VCC peranti ECL boleh disambung ke VCC atau GROUND; pin VEE boleh disambung ke pesawat GROUND atau -5.0V. Selain itu, pin kuasa/tanah boleh disambung ke penapis dahulu sebelum memasuki pesawat kuasa/tanah.

Rangkaian antara pin ini dan penapis boleh mempunyai mana-mana nama, dan DRC tidak akan dapat memeriksa maklumat ini. DRC boleh laporkan ini sebagai ralat, dan pengguna mesti penapisnya keluar, atau tambahkan nama net ke fail legal_pwr_net_name hanya untuk desain ini. Ini adalah satu alasan mengapa fail seperti legal_pwr_net_name mungkin diperlukan. Akhirnya, legal_pwr_net_name akan dibaca oleh DRC 1) cari penangkap tarik-up, 2) semak kes huruf nama rantai POWER dalam rancangan PCB, dan 3) mengesan mana-mana pin yang tidak digunakan yang tersambung secara langsung ke POWER.