Teknik PCB - Rancangan cip ukur kenderaan yang mempercepat EDA

Cip ukuran kenderaan milik cabang cip setengah konduktor. Pada masa ini, pengesahan besar yang ditemui dalam pengesahan desain cip adalah kekurangan bakat, yang juga benar untuk cip ukuran kenderaan. Menurut statistik, akan ada sekitar 200000 praktek desain IC pada tahun 2020, tetapi permintaan bakat oleh syarikat telah jauh melebihi nombor ini. Sebagai hasilnya, hampir setiap syarikat rancangan semikonduktor mengeluh bahawa sukar untuk merekrut pegawai pengesahan rancangan yang diperlukan secara mendesak tahun ini.

Di satu sisi, kekurangan bakat cip terletak dalam kekurangan mod latihan bakat tradisional. Dalam hal ini, kami gembira melihat bahawa negara ini telah meletakkan dan melaksanakan seri projek penyelidikan penelitian universiti industri EDA; Di sisi lain, kekurangan bakat sebahagian besar disebabkan oleh monopoli dan penutupan alat EDA asing. Konservatif dan penutupan ini membuat ia sukar bagi pembangun rumah biasa untuk mempunyai hubungan luas, walaupun pembangunan sekunder.

Chip ukur kereta adalah perisian kompleks dan sistem perkakasan. Sambungan cip kapal telah berubah secara perlahan-lahan dari sambungan sensor sederhana tradisional melalui kaleng, mose dan bas FlexRay ke sambungan Ethernet kenderaan kompleks; Data yang dihantar juga ditatar dari maklumat penyahpepijatan dan diagnosis terdahulu ke maklumat hiburan audio dan video dan maklumat data kritik misi. Dengan jumlah data yang meningkat, kandungan data dan ketetapan lambat menjadi semakin penting, dan perisian dalam cip ukur kenderaan semakin kompleks.

Chip ukur kenderaan juga jenis istimewa dalam medan cip, terutama ia mempunyai keperluan ketat untuk keselamatan berfungsi. Pembahagian aras integriti keselamatan fungsional (ASIL) cip ukur kenderaan memerlukan siri ujian ketat dan laporan penyamaran dalam proses desain. Metodologi pengesahan reka cip tradisional sukar untuk memenuhi keperluan kompleks dalam medan keselamatan fungsi. Tandakan ini juga mempromosikan reformasi kaedah desain. Konsep desain maju boleh meningkatkan efisiensi, mempercepat siklus desain dan meningkatkan aras keselamatan cip.

Untuk menyingkirkan kesulitan semasa cip spesifikasi kenderaan, termasuk dependensi pada pembuat semikonduktor asing dan alat EDA, kekurangan bakat cip rumah dan konsep desain belakang, kita mesti menekankan reformasi konsep, alat dan metodologi EDA.

Oleh itu, kami melanjutkan tiga cadangan untuk desain cip ukuran kenderaan pemecut:

O1. Perubahan konsep EDA

Kebanyakan alat EDA tradisional tidak membuka antaramuka lapisan tengah kepada masyarakat, dan pengguna biasa tidak dapat mengembangkan lagi. Selama masa yang lama, ekologi produk telah ditutup dan kumpulan pengguna telah sempit. Xinhuazhang menekankan penggunaan teknologi dan konsep EDA 2.0, dan mengadopsi mod perkhidmatan platform desain cip (edaas (rancangan elektronik sebagai perkhidmatan)): alat disertai secara organik dalam perkhidmatan awan asli, menyediakan antaramuka terbuka seluruh bulat, dan menyesuaikan secara luas kepada proses pengesahan desain. Antaramuka alat terbuka dan alat sendiri adalah platform, yang boleh membuat cip desain dan pengesahan lebih automatik dan cerdas; Pada masa yang sama, EDA 2.0 juga boleh membolehkan lebih ramai orang untuk berpartisipasi dalam desain cip melalui edaas dan menyelesaikan kerja dengan cepat dan efisien; Mengandalkan teknologi EDA 2.0 adalah salah satu cara yang paling efektif untuk memecahkan botol bakat cip. Kami berharap melihat lebih banyak insinyur, insinyur sistem dan bahkan insinyur perisian boleh menggunakan teknologi EDA 2.0 untuk berpartisipasi dalam rancangan cip dan R & D D secara efektif di masa depan.

O2, perubahan alat EDA

Alat EDA menyediakan sokongan data untuk keselamatan fungsional, terutama analisis kuantitatif yang diperlukan untuk pengesahihan iso26262: kesan mod kegagalan dan analisis diagnostik (fmeda). Apabila merancang cip ukur kenderaan, cara biasa fmeda adalah suntikan kesilapan sengaja pada cip, dan kemudian menganalisis kebarangkalian kegagalan fungsi (kegagalan efisiensi) disebabkan oleh suntikan kesilapan, untuk menilai aras integriti keselamatan cip ukur kenderaan.

Oleh itu, alat EDA memerlukan insentif ujian yang boleh menghasilkan pelbagai model kesilapan. Kerana nombor besar dan pelbagai ralat yang akan disuntik ke dalam cip, alat simulasi tradisional sering mempunyai prestasi rendah, memakan ingatan besar dan masa simulasi panjang. Ini kerana enjin alat simulasi tradisional fokus pada pengesahan fungsi, yang mempunyai memori besar dan CPU overhead untuk suntikan ralat.

Oleh itu, suntikan ralat memerlukan syarikat EDA untuk merancang enjin simulator khas untuk meningkatkan efisiensi simulasi suntikan ralat; Selain itu, ujian suntikan ralat cip memerlukan simulator untuk mengendalikan lebih banyak ralat dan laksanakan secara bersamaan sebanyak mungkin. Kerana kebijaksanaan dan simetri beberapa logik dalam cip, beberapa peraturan boleh ditemui melalui kaedah formal, untuk mengurangkan bilangan suntikan yang tidak diperlukan pada skala besar. Apabila bilangan kes ujian dikurangkan, jumlah masa yang diperlukan untuk simulasi boleh dikurangkan, yang juga boleh meningkatkan efisiensi simulator di sisi lain.

Emulator adalah contoh biasa perubahan alat EDA. Alat lain, seperti pengesahan rasmi, juga boleh membuat banyak peningkatan dan optimasi untuk keselamatan fungsional, termasuk pengesan automatik laluan keselamatan dan model ralat yang berlaku pada laluan kritikal: termasuk ralat terbuka tetap, ralat sementara, ralat transisi, ralat jembatan, dll. Teknologi ini akan meningkatkan kekuatan pengesahan cip ukur kenderaan.

O3. Reformasi metodologi desain

Perbezaan antara cip ukur kereta dan cip elektronik pengguna terletak dalam keperluan khas keselamatan dan kepercayaan. Pada permulaan rancangan, cip ukur kenderaan perlu melakukan eksplorasi arkitektur yang sangat berhati-hati. Tujuan kerja awal ini adalah untuk pertama-tama memastikan keselamatan, dan kemudian memenuhi keperluan pengesahan iso26262. Untuk memastikan keselamatan desain dalam persekitaran yang kasar, cip ukur kenderaan sering menggunakan beberapa fungsi logik istimewa: contohnya, pengesahan CRC perkakasan dalam aliran data, pengesahan pariti bit tunggal dalam SRAM pada cip dan ingatan flash, pengesahan ECC pembacaan data, dan pengesan tensi bekalan kuasa cip; Dalam logik intensiv kawalan, logik berlebihan diterima, seperti proses CPU berbilang tugas tunggal pada masa yang sama, perbandingan hasil output, sistem pengawasan anjing ganda, mekanisme sandar sirkuit jam, dll. Untuk merancang unit logik berkaitan dengan tindakan keselamatan ini, diperlukan untuk mengesahkan keperluan, kepercayaan dan integriti pada tahap awal desain.

Berdasarkan pengalaman praktik, kami cadangkan memperkenalkan model maya fungsi cip secepat mungkin pada permulaan desain. Pembangunan ini berdasarkan model maya boleh memungkinkan perancang dan arkitek untuk menganalisis dan optimumkan sistem secepat mungkin dan mengeksplorasi keuntungan arkitektur berbeza dalam prestasi keselamatan. Di satu sisi, jurutera rancangan boleh menggunakan model ini untuk mengesahkan, membuat analisis awal tentang rancangan kompleks dan menilai kawasan prestasi penggunaan kuasa optimal tanpa persekitaran nyata SOC; Di sisi lain, jurutera pengesahan boleh menggunakan model maya untuk mengembangkan persekitaran ujian kotak putih secepat mungkin, melaksanakan ujian perisian dan perkakasan kerjasama sistem kompleks secara lanjut, dan bahkan kumpil model dalam pengawal umum dan meletakkannya dalam sistem ECU untuk ujian medan sebenar.

Model maya mempunyai banyak keuntungan, tetapi premis ialah bahawa jurutera perlu lebih sedar pentingnya dan secara aktif mengeksplorasinya dan menggunakannya dengan baik dalam pengesahan rancangan. Pada masa yang sama, penghasil EDA juga perlu bekerja sama secara aktif dengan pelbagai penghasil cip IP untuk mengembangkan model maya yang lebih kaya dan fleksibel dan membina ekosistem yang menyebabkan pembangunan positif industri. Shift kiri ujian pengesahan adalah trend yang disarankan dalam medan desain cip kompleks, dan pada cip ukuran kenderaan, kami percaya bahawa model maya adalah titik bantuan yang sempurna untuk shift kiri ujian pengesahan.

Dalam 20 tahun terakhir, kita sangat sedar perubahan yang dibawa oleh pembangunan teknologi kepada industri cip, tetapi pada masa yang sama, kita juga perlukan inovasi teknologi yang lebih kuat untuk memenuhi keperluan industri cip yang berkembang dan memecahkan cabaran yang berbeza yang kita hadapi. Kami percaya dengan teguh bahawa bergantung pada perubahan alat EDA yang dibawa oleh EDA 2.0 boleh menyelesaikan masalah kekacauan bakat dan teknologi; Perbaikan alat boleh memperbaiki lebih baik efisiensi pengesahan rancangan; Penggunaan luas model maya akan meningkatkan kualiti eksplorasi arsitektur dan meningkatkan keselamatan cip spesifikasi kenderaan. Kami berharap untuk secara aktif mengeksplorasi dan berkomunikasi dengan rakan-rakan dalam berbagai industri, membuat pembangunan dan kemajuan yang sama, dan menyumbang kepada pembangunan cip negara kita, termasuk cip peraturan kenderaan!