Berita PCB - Pemandu desain pemasangan bekalan kuasa PCB

Apabila jurutera merancang sistem distribusi kuasa PCB, mereka pertama-tama membahagi keseluruhan rancangan menjadi empat bahagian: bekalan kuasa (bateri, penyukar atau penyesuaian), PCB, kapasitor penyahpautan papan sirkuit dan kapasitor penyahpautan cip. Artikel ini akan terutama fokus pada kondensator pemisahan PCB dan cip. Kondensator pemisahan papan litar biasanya sangat besar, kira-kira 10 mF atau lebih, dan terutama digunakan dalam kalangan tertentu.

Cipta kondensator pemisahan melibatkan dua langkah. Pertama, kira nilai kapasitasi berdasarkan elektrik, dan kemudian letakkan kapasitator pada PCB. Secara tepat, berapa jauh kondensator dari cip digital sesuai? Tetapi orang sering mengabaikan bahawa PCB sendiri adalah sebahagian daripada desain pemisahan. Artikel ini akan membincangkan di mana papan sirkuit sesuai untuk memutuskan desain.

Perperluan menyambung

Pada dasarnya, bekalan kuasa menyediakan tenaga untuk cip digital melalui wayar. Sumber kuasa ini mungkin "jauh" dari cip. Ia tidak tidak biasa bagi tali kuasa untuk panjang 5 inci 16 AWG wayar dan panjang 4 inci 20 juta jejak. Kawalan ini mempunyai resistensi, kapasitasi dan induksi, semua yang mempengaruhi pemindahan tenaga. Induktasi secara langsung proporsional dengan panjang wayar dan adalah penyebab kebanyakan masalah kualiti.

Penghalaan perlu dipertimbangkan dengan berhati-hati kerana ia menentukan total induktan dan loop loop melalui mana aliran semasa. Gelung loop ini boleh dan mungkin akan radiasi gangguan elektromagnetik (EMI).

Letakkan bekalan kuasa kecil (seperti kondensator) di sebelah cip boleh minimumkan panjang jejak dari kondensator ke pin Vcc cip, dengan itu mengurangkan kawasan loop. Ini boleh minimumkan turun tekanan disebabkan oleh induksi wayar. Sebagaimana loop dikurangkan, EMI juga dikurangkan.

Menyambung cip digital U1 secara langsung ke bekalan kuasa bermakna bahawa beberapa inci wayar mungkin diperlukan. Kapasitor C1 dengan induksi parasit L2 dan R2 boleh disisip ke dalam sirkuit yang lebih dekat dengan cip, jarak kurang dari 1 inci (Figure 1). L3 adalah induksi wayar antara C1 dan U1. L1 dan R1 adalah parameter parasit wayar dari bekalan kuasa ke kondensator.

Dengan cara ini, panjang jejak boleh dikurangkan ke aras mil, dan impedance wayar boleh dikurangkan sehingga ia boleh dilaksanakan. C2 sangat penting di sini, ia menentukan berapa banyak semasa bekalan kuasa mesti menyediakan. C2 mewakili muatan dalaman U1 dan muatan luar yang U1 mesti memandu. Apabila S1 dimatikan, muatan ini disambung ke sumber kuasa dan memerlukan semasa segera.

Inductance adalah sumber utama impedance antara bekalan kuasa dan tukar. Contohnya, untuk jejak lebar 10 mil, resistensi, kapasitasi, dan induktansi adalah kira-kira 0.02Ω/in, 2 pF/in dan 20nH/in, respectively. Ini adalah data biasa untuk jejak (microstrip dan stripline) dan wayar yang digunakan pada papan PCB. Apabila frekuensi sekitar lebih tinggi daripada 100 kHz, reaksi induktif j Ωl adalah impedance utama.

Oleh itu, meningkatkan C1 mempunyai dua kesan. Satu ialah ia akan mengurangi induksi panduan antara bekalan kuasa dan cip semasa menukar. Ini akan melindungi V1 (iaitu Vcc kepada U1) daripada menurun di bawah tenaga yang diperlukan untuk operasi sirkuit yang betul. Selain itu, ia boleh mengurangkan kawasan loop di mana aliran semasa frekuensi tinggi dan EMI yang sepadan.

Oleh itu, kondensator menyimpan V1, tetapi berapa tinggi ia perlu menyimpan V1? Masalah ini terutama fokus pada margin bunyi peranti, seperti margin bunyi tenaga minimum VNmmin, margin bunyi ini boleh wujud dan masih membenarkan operasi sirkuit yang betul. (Ini agak sukar untuk dihitung, kerana nilai sebenar bergantung pada margin bunyi separuh konduktor, yang kira-kira proporsional kepada tenaga bekalan kuasa.) Menurut Figure 1, operasi yang betul bermaksud bahawa syarat berikut perlu dipenuhi:

VNmmin VPS? VZmax (1)

Dalam angka ini, VZmax jatuh sepenuhnya pada L3.

Semasa saya juga perlu dipertimbangkan. Ini adalah semasa yang diperlukan oleh input digital, dan jurutera desain mesti memastikan bekalannya. Kerana ia adalah semasa maksimum yang diperlukan, Imax, impedance maksimum Zmax antara bekalan kuasa dan tukar tidak akan lebih besar daripada:

[UNK]Zmax[UNK][UNK]¥(VZmax/Imax) (2)

Kabel dari bekalan kuasa ke cip adalah wayar 16-AWG panjang 5 inci dan jejak panjang 4 inci, lebar 20 juta, yang akan menyediakan induksi 100nH. Pada beberapa frekuensi f, reaksi induktif akan lebih besar daripada Zmax yang boleh diterima. Frekuensi ini akan dicapai dengan mengubah persamaan impedance bagi induktor:

fmax = [UNK]Zmax[UNK]/2Ï[UNK]L (3)

Di atas frekuensi ini, C1 tidak boleh menyediakan tenaga yang cukup untuk memenuhi margin bunyi yang diperlukan oleh peranti, dan maklumat tidak dapat dihantar dengan berjaya.

Kondensator pemisahan menyediakan semasa "frekuensi tinggi" untuk cip pada papan PCB, sementara bekalan kuasa menyediakan semasa "frekuensi rendah". Untuk menentukan saiz kondensator, pertama mengumpulkan maklumat yang diperlukan untuk menghitung fmax. Pada frekuensi fmax, semasa "frekuensi rendah" yang disediakan oleh sumber kuasa mula berkurang. Pada masa yang sama, semasa yang diperlukan oleh muatan U1, tekanan untuk berjaya menggunakan peranti ini, dan masa penukaran juga diperlukan.

Untuk mendapatkan nilai-nilai ini, komponen parasit kondensator perlu dipertimbangkan. Dalam masa singkat selepas pertukaran berlaku, sumber kuasa utama U1 ialah kondensator pemisah dan resistensi siri yang sama dengan komponen parasitik (ESR) dan induktansi siri yang sama (ESL). ESL termasuk dua bahagian: induksi wayar dan induksi kondensator. Yang pertama adalah apa yang reka-reka merancang cuba untuk mengurangkan, sementara yang terakhir mesti diterima.

Untuk menentukan saiz kondensator penyahpautan, pertama menentukan muatan kondensatif yang digital N dan U1 mesti memandu. Bilangan ini dan input kapasitif cip berikutnya dan perubahan dalam tekanan pada masa menentukan semasa maksimum yang diperlukan. Semasa boleh ditentukan dengan formula biasa I=C*(dV/dt), di sini:

Ia merupakan perubahan tekanan terburuk semasa perubahan 0V ke VPS. Perhatikan bila merancang bahagian tekanan campuran, gunakan tekanan yang betul, seperti 3.3V/5V.

Ia adalah masa naik peranti logik puls U1 transisi. Ada banyak cara untuk menghitung masa naik, jadi gunakan masa naik terburuk kes, atau masa naik terburuk. Sekarang semasa ditarik turun dengan muatan mesti datang dari kondensator pemisah, jadi gunakan formula berikut untuk mengira nilai kondensator:

C=I/(dV/dt) (5)

Walaupun kita telah menentukan nilai kapasitor pemisahan, rancangan belum selesai.

Bentangan Capacitor

Kemudian, jurutera desain mesti menentukan di mana untuk meletakkan kondensator pada PCB. Ia perlu ditempatkan di mana ia boleh minimumkan kapasitas dan induktan jejak antara cip. Indukti juga perlu dikurangkan tanpa panjang jejak. Apabila meletakkan kondensator pada PCB, mengurangi induktansi daripada mengurangi panjang jejak akan membolehkan kebebasan reka. Pertama, jurutera rancangan perlu menentukan panjang jejak maksimum yang tersedia untuk menjaga kebebasan rancangan maksimum.

Proses ini adalah seperti ini: jurutera desain memerlukan kondensator yang berfungsi dari fmax (Eq. 3) ke frekuensi maksimum tertentu. Menentukan frekuensi batas atas ini memerlukan pemahaman output bentuk gelombang digital ideal dan keperluan untuk menyimpan bentuk ini ke tahap tertentu. Ini adalah bahagian kecil daripada rancangan integriti isyarat.

Sirkuit digital ideal menghantar denyut segiempat ke sirkuit berikutnya. Sebenarnya, denyut segiempat tidak boleh disedari, tetapi denyut trapezoidal boleh disedari. Semak jujukan Fourier denyut trapezoidal dan cari denyut trapezoidal terdiri dari frekuensi dasar dan semua harmonik. Sudah tentu, dengan menambah semuanya bersama-sama, denyut trapezoidal asal boleh disedari.

Tetapi bagaimana jika semua harmonik tidak ditambah bersama-sama? Bagaimana jika hanya 5 atau 10 harmonik pertama ditambah? Adakah terdapat cukup harmonik untuk mencipta denyut trapezoidal sehingga litar input tidak mudah mengesan perubahan? Fakta telah membuktikan bahawa dalam kebanyakan kes, hanya menambah 10 harmonik pertama boleh membuat bentuk gelombang pulih menipu kebanyakan sirkuit, yang bermakna kebanyakan sirkuit tidak akan melihat perubahan. Ini menentukan frekuensi tertinggi yang perlu dikendalikan bila merancang kondensator penyahpautan. Kaedah lain yang disarankan ialah menggunakan f=1/tr untuk menentukan frekuensi tertinggi, di mana tr adalah masa naik denyut. Pada frekuensi ini, tenaga harmonik sangat kecil dan berguling dengan kelajuan 40dB/dekade.

Sekarang mungkin untuk menentukan perubahan yang boleh diterima dalam tenaga bekalan di bawah skenario kes terburuk dan memulakan desain. Untuk CMOS, nombor ini adalah premuatan bunyi VOH-VIH (semak nilai ini dari helaian data). Perubahan terburuk ialah:

V = VCC( nominal)-(VOH+10%*VCC) (6)

10% adalah faktor jatuh bekalan kuasa.

Menggunakan persamaan 6 dan arus induktor dan tekanan, menentukan induksi maksimum yang boleh L:

L=V/(dI/dt) (7)

Di antara mereka, L ialah total inductans siri yang diperkenalkan oleh kondensator, jejak, cip menyambung wayar dan petunjuk, dll, dI ialah perubahan semasa maksimum, dan dt ialah masa naik semasa.

Panjang trek

Untuk dua atau lebih kondensator, sambungan selari mereka ke pins input kuasa cip mempunyai panjang jejak yang berbeza. Panjang jejak yang efektif menentukan berapa jauh kondensator boleh ditempatkan. Panjang jejak adalah secara langsung berkaitan dengan induktan jejak. Oleh itu, panjang jejak yang berkesan boleh dicapai melalui formula induktan selari, dan panjang jejak yang berkesan IE adalah:

IE=(I1*I2)/(I1+I2) (8)

Di antara mereka, I1 dan I2 adalah panjang jejak kondensator selari. Jarak maksimum setiap kondensator selari dari pin VCC adalah IE.

Apabila kondensator dipilih dan ditempatkan pada PCB, perlu periksa di mana kondensasi dan induktan parasit akan muncul. Frekuensi resonansi boleh dicapai dengan formula berikut:

f=1/2Ï£=Ï£â£LC (9)

Dimana L=IE SL + LTRACE.

Di atas frekuensi ini, kondensator cepat menjadi induksi. Jika frekuensi resonansi berlaku pada frekuensi jauh lebih rendah dari 10 * fpulse, periksa rancangan untuk mengambil tindakan kompromi.

Guna kondensator pemisahan berbilang

Jika kapasitor N dengan nilai kapasitasi yang sama digunakan, total ESL dan ESR akan dikurangkan kepada 1/N (Figur 2). Ini adalah kes istimewa apabila jejak yang menyambung kondensator antara bekalan kuasa dan tanah sama. Ia juga dianggap bahawa pasangan antara induktor adalah kecil. Lengkung pengendalian kondensator N dengan nilai kondensasi yang sama dekat dengan lengkung kondensator tunggal.

Jika kondensator N dengan nilai kapasitasi yang berbeza digunakan, ESR dan ESL akan dikurangkan, tetapi puncak resonansi akan diperkenalkan dalam kurva impedance, dan akan membawa konsekuensi desain serius (Figure 3). Di sini lagi, ia dianggap bahawa panjang jejak adalah sama.

Guna PCB

Jangan lupa PCB. Abaikan banyak keuntungan yang ia sediakan hampir bebas akan meningkatkan kos desain dan menambah komponen tambahan. Komponen tambahan ini akan mengambil ruang tambahan, mengurangkan keseluruhan kepercayaan dan mungkin meningkatkan EMI.

Persamaan 10 memberikan formula impedance untuk set pesawat kuasa selari. Ini hanya formula impedance siri litar LRC. Selagi PCB tidak bermula berfungsi seperti garis penghantaran, formula ini berguna. Dengan kata lain, jika l<λ/20, maka ia berguna. Dimana l ialah saiz maksimum PCB (diagonal), dan Î' ialah panjang gelombang berkaitan dengan frekuensi tertinggi.

Sehingga titik ini, impedance PCB hampir kapasitif dan boleh menyediakan semua semasa yang diperlukan di atas frekuensi batas kapasitor sambungan. Kerana ESR sangat kecil dan induktan parasit juga sangat kecil, PCB akan menunjukkan impedance yang sangat rendah dalam julat frekuensi relatif luas.

Jika PCB mempunyai dua kuasa bersebelahan dan pesawat tanah, maka ia mempunyai kapasitas dalaman yang baik dalam rancangan. Formula pengiraan untuk kapasitasi lapisan selari boleh digunakan untuk menentukan kapasitasi PCB:

C(pF)=ε(A/d)=0.225(εr /d)A (11)

Bahagian terakhir formula di atas adalah sah bila diukur dalam inci. Di antara mereka, ε = ε0*εr, ε0 adalah konstan dielektrik udara, yang adalah 8.85 pF/m, dan er adalah konstan dielektrik relatif bagi medium diantara plat kondensator. Untuk bahan FR4, er sama dengan 4.5. A ialah kawasan antara plat kondensator, dan d ialah jarak antara plat.

Malah, tiada had frekuensi atas untuk kemampuan PCB untuk masukkan semasa ke pin VCC. Rancangan PCB adalah subjek yang rumit, dan terdapat banyak media yang tersedia untuk meningkatkan frekuensi had atas. Untuk bahan FR4, julat frekuensi had atas sangat tinggi, melebihi 2 GHz, yang membuat kebanyakan litar PCB automotif kelihatan seperti frekuensi had atas tidak terbatas. Bahkan, frekuensi had atas ditentukan oleh saiz maksimum l dan panjang gelombang minimum Î' bagi PCB.

Malangnya, keseluruhan kapasitas PCB sangat kecil dalam rancangan automatik. Apabila FR4 digunakan sebagai dielektrik, jarak papan ialah 20 mils, dan terdapat kuasa tetap dan kapasitasi pesawat tanah, kapasitasi PCB biasanya sekitar 53 pF/inci kuasa dua. PCB FR4 4 lapisan akan mempunyai julat tertentu tebal dielektrik. Perubahan ini boleh berasal dari perubahan proses, kelebihan yang diperlukan seluruh papan, elastisi atau kesukaran yang diperlukan, kelebihan tembaga (yang mempengaruhi kelebihan dielektrik), dan keperluan tekanan pecah. Tanpa keperluan istimewa, tebal dielektrik PCB berbeza dari 0.5 hingga 0.8 mm.

Kualiti kondensator PCB biasanya sangat baik, kerana terdapat sedikit induksi. Seperti yang disebutkan tadi, induktan adalah penyebab utama penghancur kondensator dengan frekuensi.

Saiz kecil kondensator adalah faktor yang layak diperhatikan. Nilai kapasitasi yang boleh menyediakan semasa pada PCB secara kenyataan melebihi 500 pF/inci kuasa dua. Ia mustahil untuk mendapatkan nilai ini pada papan FR4, jadi rancangan PCB khusus dan bahan-bahan diperlukan.

Benefiti EMC

Selain integriti isyarat yang diperoleh dari sistem distribusi kuasa yang direka dengan baik, PCB juga akan membawa EMI yang lebih rendah. Seperti yang disebutkan tadi, ini terutama disebabkan kawasan loop yang dikurangkan. Ini jelas dalam dua cara. Pertama, undang-undang Faraday menyatakan bahawa kawasan loop A akan membawa tekanan ke sirkuit melalui arus mengalir melalui sirkuit lain.

VINDUCED(V)=[(?AN/2Ϣd)*(dI/dt)*cos(θ) (12)

Sama seperti, dalam litar digital, ungkapan mudah medan elektromagnetik disebabkan oleh gelung semasa menunjukkan gelung yang lebih kecil mempunyai radiasi yang lebih rendah:

E(V/m)=263*10-16*[f2A(I/r)] (13)

Efektivitas

Sistem distribusi kuasa yang direka dengan baik boleh menyimpan kos. Persamaan 14 memberikan hubungan sederhana antara pengurangan peranti dan pengurangan kos.

Sejauh ini, perbincangan berputar-putar menyediakan semasa kepada cip. Tetapi desainer mungkin ingin membatasi aliran semasa ke cip. Ingat, cip boleh berfungsi dengan baik selama ia mempunyai semasa yang lebih rendah daripada frekuensi had atas (10 * fmax), atau 1/Ï-tr. Para desainer tidak boleh menyentuh mana-mana arus pada frekuensi tersebut. Tetapi diluar frekuensi tertentu atas, cip boleh bekerja dengan baik tanpa semasa. Selain itu, kerana arus-arus itu boleh menghasilkan EMI, mereka boleh ditahan, dengan itu mengurangkan EMI.

Atas ialah perkenalan kepada panduan desain penyahpautan bekalan kuasa PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB.