Berita PCB - Delapan kesalahpahaman rancangan papan litar PCB mesti diketahui

Delapan kesalahpahaman rancangan papan litar PCB mesti diketahui

Kami sering mendapati bahawa beberapa peraturan atau prinsip yang kita anggap sebagai tentu sering mempunyai beberapa kesalahan. jurutera elektronik juga akan mempunyai contoh dalam desain sirkuit. Berikut adalah lapan kesalahfahaman yang disambungkan oleh jurutera rancangan papan sirkuit PCB. Salah faham 1: Tersisa banyak pintu dalam FPGA ini, jadi anda boleh main ke kandungan Heartâ anda Komen: Penggunaan kuasa FGPA adalah proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips, jadi penggunaan kuasa jenis sama FPGA pada sirkuit berbeza dan masa berbeza mungkin 100 kali berbeza. Mengurangkan bilangan flip-flops untuk flip kelajuan tinggi adalah cara asas untuk mengurangkan konsumsi kuasa FPGA. Salah faham 2: Keperlukan rekaan papan sirkuit PCB papan PCB ini tidak tinggi, jadi gunakan wayar yang lebih tipis dan bentangan automatikComment Dalam batch besar produk, faktor yang penghasil papan sirkuit mempertimbangkan selain faktor perniagaan adalah lebar garis dan bilangan botol, yang secara berdasarkan itu mempengaruhi hasil PCB dan konsumsi bit pengeboran, menyimpan biaya penyedia, dan mencari sebab untuk pengurangan harga. Salah faham 3: Bagaimana untuk menangani port I/O yang tidak digunakan ini CPU dan FPGA? Biarkan ia kosong dahulu, saya akan bercakap tentang ia kemudian Komen: jika port I/O yang tidak digunakan ditinggalkan mengapung, ia mungkin menjadi isyarat input yang berulang-ulang berubah dengan sedikit gangguan dari dunia luar, dan penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan pusingan sirkuit pintu. Jika ia ditarik ke atas, setiap pin juga akan mempunyai arus mikroampere, jadi cara terbaik adalah untuk menetapkannya sebagai output (tentu saja, tiada isyarat lain dengan memandu boleh disambung ke luar) Kesilapan 4: isyarat bas ini semua ditarik oleh penentang, jadi saya rasa lega Komen: ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, tetapi tidak semua perlu ditarik. Penolak tarik-naik dan tarik-turun menarik isyarat input sederhana, dan semasa kurang dari puluhan mikroamper, tetapi apabila isyarat dipandu ditarik, semasa akan mencapai aras miliamp. Sistem semasa sering mempunyai 32 bit data alamat masing-masing, dan mungkin jika bas tersingkir 244/245 dan isyarat lain ditarik, beberapa watt penggunaan kuasa akan dikonsumsi pada resisten ini.

Salah faham 5: Penggunaan kuasa cip kecil ini sangat rendah, jadi jangan risau mengenainya Comment: Sukar untuk menentukan penggunaan kuasa cip dalaman yang tidak terlalu rumit. Ia terutamanya ditentukan oleh semasa pada pin. ABT16244 memakan kurang dari 1 mA tanpa muatan, tetapi penunjuknya adalah setiap pin. Ia boleh memandu muatan 60 mA (seperti sepadan dengan perlawanan puluhan ohms), iaitu, konsumsi kuasa maksimum muatan penuh boleh mencapai 60*16=960mA. Sudah tentu, hanya arus bekalan kuasa begitu besar, dan panas jatuh pada muatan. Memori mempunyai banyak isyarat kawalan, papan PCB saya hanya perlu menggunakan isyarat OE dan WE, dan pemilihan cip sepatutnya ditanda, - supaya data keluar lebih cepat semasa operasi bacaComment Oleh itu, CS patut digunakan untuk mengawal cip sebanyak yang mungkin, dan sebanyak yang peraturan lain dipenuhi. Ia mungkin untuk pendek lebar tekanan pemilihan cip. Salah memahamiComment Akses hampir setiap cip di bas dan penukaran setiap isyarat hampir dikawal oleh perisian. Jika perisian boleh mengurangkan bilangan akses ke memori luaran (menggunakan lebih banyak pembolehubah daftar, lebih banyak penggunaan CACHE dalaman, dll.), balas tepat pada gangguan (gangguan sering aktif aras rendah dengan resisten tarik-up) dan tindakan spesifik lain untuk papan spesifik semua akan menyumbang dengan besar untuk mengurangkan konsumsi kuasa. Salah faham 8: Mengapa isyarat ini melebihi? Selama pertandingan baik, ia boleh dibuang Komen: Kecuali beberapa isyarat khusus (seperti 100BASE-T, CML), terdapat overshoot. Selama ia tidak terlalu besar, ia tidak perlu dipadam. Walaupun ia sepadan, ia tidak perlu sepadan dengan yang terbaik. Contohnya, impedance output TTL kurang dari 50 ohms, dan sekitar 20 ohms. Jika perlawanan yang sepadan besar seperti ini digunakan, semasa akan sangat besar, penggunaan kuasa akan tidak diterima, dan amplitud isyarat akan terlalu kecil untuk digunakan. Selain itu, impedance output isyarat umum apabila mengeluarkan tahap tinggi dan mengeluarkan tahap rendah tidak sama, dan tidak ada cara untuk mencapai padanan lengkap. Oleh itu, persamaan TTL, LVDS, 422 dan isyarat lain boleh diterima selagi overshoot dicapai.