PCB 기술 - 고속 고밀도 PCB 설계의 핵심 기술 및 진전

고속 고밀도는 이미 많은 현대 전자 제품의 현저한 발전 추세 중의 하나가 되었고, 고속 고밀도 PCB 설계 기술은 이미 중요한 연구 분야가 되었다.

전통적인 PCB 설계에 비해 고속 고밀도 PCB 설계는 몇 가지 핵심 기술 문제가 있어 새로운 설계 기술을 개발해야 한다.많은 이론과 기술 문제를 깊이 연구해야 한다.이와 동시에 고속 고밀도 PCB에 대한 요구가 갈수록 높아지면서 고속 고밀도 PCB 설계는 끊임없이 새로운 문제에 직면하게 되었다;대량의 관련 연구 성과의 부단한 출현은 고속 고밀도 PCB 설계 기술의 부단한 발전을 추진하였다.이 문서에서는 고속 고밀도 PCB 설계의 핵심 기술 문제 (신호 무결성, 전원 무결성, EMC/EMI 및 열 분석) 및 관련 EDA 기술의 최신 발전을 소개하고 고속 고정밀 PCB 설계의 몇 가지 중요한 추세를 논의합니다.

주요 기술적 문제

고속 고밀도 PCB 설계의 주요 기술적 문제는 신호 무결성(SI), 전력 무결성(PI), EMC/EMI 및 열 분석입니다.

신호 무결성

신호의 완전성은 주로 신호선에서 전송되는 신호의 질량을 가리킨다.1 회로 신호가 필요한 시퀀스, 지속 시간 및 전압 폭으로 수신 칩의 핀에 도달할 수 있을 때 회로는 양호한 신호 무결성을 가진다.신호가 제대로 응답하지 않거나 신호 품질이 시스템을 장기간 안정적으로 작동시키지 못할 경우 신호 무결성 문제가 발생합니다.신호 무결성 문제는 주로 지연, 반사, 과충, 진동, 인터럽트, 타이밍, 동기식 스위치 소음, EM I 등으로 나타난다.

신호 무결성 문제는 신호 왜곡, 타이밍 오류 및 잘못된 데이터, 주소 및 제어 신호를 직접적으로 초래하여 시스템 오류 또는 마비를 초래합니다.일반적으로 디지털 칩의 경우 V IH보다 높은 레벨은 논리 1이고 V IL보다 낮은 레벨은 논리 0이며 VIL과 VIH 사이의 레벨은 불확실한 상태입니다.진동벨이 있는 디지털 신호의 경우, 진동 레벨이 VIL~VIH의 불확실한 구역에 들어갈 때 논리적 오차를 일으킬 수 있다.디지털 신호의 전송은 반드시 정확한 시간을 가져야 한다.일반적인 디지털 칩은 논리적 시퀀스가 정확한지 확인하기 위해 시계가 가장자리의 tsetup을 트리거하기 전에 데이터가 안정적이어야 합니다.신호 전송 지연 시간이 너무 길면 클럭의 상승 또는 하강 가장자리에서 올바른 논리를 수신하지 못해 시간 오류가 발생할 수 있습니다.

신호 무결성 문제의 원인은 더욱 복잡합니다.컴포넌트의 매개변수, PCB 매개변수, PCB에서의 컴포넌트 레이아웃 및 고속 신호의 경로설정은 신호 무결성에 영향을 주는 중요한 요소입니다.신호의 완전성은 체계적인 문제이므로 신호의 완전성 문제를 연구하고 해결하려면 반드시 체계적인 각도에서 출발해야 한다.

상대적으로 말하자면, 신호의 완전성 문제에 대한 사람들의 연구는 이미 수십 년의 과정을 거쳤으며, 많은 중요한 이론과 기술 성과를 거두었고, 풍부한 경험을 쌓았다.많은 신호 무결성 기술은 상대적으로 성숙하고 널리 사용되었습니다.

전원 무결성

전원 무결성이란 주로 고속 시스템, 배전 시스템 (배전 시스템, PDS) 이 서로 다른 주파수에서 임피던스 특성이 다르기 때문에 PCB의 전원 계층과 접지 계층 사이의 전압이 회로 기판의 어느 곳에서나 다르고 전원이 연속되지 않아 전원 소음을 초래한다.이로 인해 칩이 제대로 작동하지 않습니다.또한 고주파 방사선 때문에 전원 무결성 문제도 EMC/EMI 문제를 초래할 수 있습니다.고속, 저압 회로에서는 전원 소음이 특히 심하다.

전력 무결성은 케이블 연결 및 부품 모델에 기반한 신호 무결성 분석이 전력 영향을 고려하지 않고 발생하는 큰 오차에서 비롯됩니다.

상대적으로 전력의 완전성에 대한 연구는 비교적 늦게 시작되였고 리론연구와 기술수단은 아직 성숙되지 못하였다.이것은 고속 및 고밀도 PCB 설계가 직면 한 가장 큰 과제 중 하나입니다.현재, 주로 일반적인 조치를 취하여 전력 무결성 문제로 인한 악영향을 어느 정도 최소화합니다.주요 조치는 PCB 스택, 레이아웃 및 케이블 연결 설계를 최적화하는 것입니다.둘째는 디커플링 콘덴서를 적당히 늘리는 것이다.시스템 주파수가 300-400MHz 미만일 경우 적절한 위치에 적절한 콘덴서를 설정하여 전력 무결성 문제의 영향을 줄이는 것이 도움이됩니다.그러나 시스템의 주파수가 높을 때 디커플링 콘덴서는 거의 영향을 미치지 않습니다.이 경우 PCB 설계를 최적화하여 전원 무결성 문제의 영향을 줄일 수밖에 없습니다.

EMC

EMC (전자파 호환성) 는 일반적으로 "장비 또는 시스템이 전자기 환경에서 정상적으로 작동할 수 있는 능력을 갖추고 있으며, 환경 내 어떤 것에도 견디기 어려운 전자기 간섭을 일으키지 않는다"고 정의합니다.또한"연구는 제한적입니다.제한된 공간, 제한된 시간 및 제한된 스펙트럼 자원 조건에서 다양한 전기 장비 (넓은 의미의 하위 시스템, 시스템 및 생물 실체) 는 퇴화를 일으키지 않고 공존 할 수 있습니다.“

EMC는 주로 전자기 간섭과 전자기 호환성 두 가지 측면을 연구합니다.EM I의 발생은 전자기 간섭 소스가 결합 경로를 통해 민감한 시스템으로 에너지를 전송하기 때문에 발생합니다.그것은 세 가지 기본 형식을 포함한다: 도선과 공공 접지 전도, 공간 복사 또는 근거리 결합.

전자 제품의 EMC 는 매우 중요합니다.현재 많은 국가에서 엄격하고 완전한 EMC 표준을 채택하고 있습니다.점점 더 많은 전자 제품이 관련 EMC 테스트 및 인증을 통과해야만 시장에 진출할 수 있습니다.또한 전자기 환경이 악화됨에 따라 전자 제품에 대한 EMC 의 요구 사항도 점점 더 높아질 것입니다.

상대적으로 EMC 문제가 가장 복잡합니다.상승(하강) 시간(상승 시간 또는 하강 시간)이 5ns에서 2.5ns로 줄어들면 EM I는 약 4배 증가한다.EM I의 스펙트럼 너비는 상승 시간에 반비례합니다.EM I의 복사 강도는 주파수의 제곱과 정비례한다.이 유형의 EM I 방사선의 주파수 범위는 약 수십 MHz에서 몇 GHz입니다.이러한 고주파에 대응하는 파장은 매우 짧으며, PCB의 짧은 연결선은 물론 칩의 상호 연결선까지 효율적인 송신 또는 수신 안테나가 될 수 있어 심각한 EMC 문제를 초래할 수 있다.헨리 오트 컨설팅의 헨리 W 오트 사장은 PCB 디자인 컨퍼런스 이스트 기조연설에서 "고속 디자인 시대에 PCB 디자이너들은 EMC 문제를 더 많이 이해하지 않으면 문제에 직면하게 된다. 예상치 못한 많은 문제들이 있다"며 "디자인 속도가 더 빠르고 무선 디자인이 보편화되고 있기 때문에 EMC는 더 큰 도전이 될 것"이라고 강조했다.

EMC 기술은 EMC의 복잡성과 현대 전자 제품의 요구 사항이 갈수록 커지고 있기 때문에 장기적인 연구가 필요한 중요한 분야가 될 것입니다.현재 EMC 의 문제 예방 및 해결은 주로 일반적인 PCB 설계 제약 조건 규칙을 따르고 있습니다.그러나 이러한 규칙의 구체적인 사용과 효과는 반드시 상세하게 분석해야 한다. 이것은 어느 정도에 디자이너의 이론 수준과 실천 경험에 달려 있다.