정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
원리도 및 PCB 그림에서 자주 발생하는 오류
1. 원리도에서 흔히 볼 수 있는 오류:
(1) ERC 보고서 핀에 신호가 연결되지 않았습니다.
a. 패키지를 생성할 때 핀에 대한 I/O 속성을 정의합니다.
b. 부품을 생성하거나 배치할 때 일치하지 않는 격자선 속성이 수정되고 핀과 컨덕터가 연결되지 않습니다.
c. 부품을 생성할 때 끝 번호 방향이 반대이므로 비끝 번호 이름 끝을 연결해야 합니다.
(2) 구성 요소가 그래픽 경계를 초과했습니다. 구성 요소 라이브러리의 차트 용지 중심에 구성 요소가 생성되지 않았습니다.
(3) 생성된 프로젝트 파일의 네트워크 테이블은 PCB를 부분적으로만 가져올 수 있습니다. 네트워크 테이블을 생성할 때 전역을 선택하지 않습니다.
(4) 자신이 생성한 다중 부품 부품을 사용할 때는 주석을 사용하지 마십시오.
2. PCB 일반 오류:
(1) 네트워크를 로드할 때 NODE를 찾을 수 없는 것으로 보고되었습니다.
a. 원리도의 구성 요소에 사용된 패키지는 PCB 라이브러리에 없습니다.
b. 원리도의 컴포넌트는 PCB 라이브러리의 이름이 일치하지 않는 패키지를 사용합니다.
c. 원리도의 구성 요소는 PCB 라이브러리의 핀 번호가 일치하지 않는 패키지를 사용합니다.예를 들어, 삼극관: sch의 핀 번호는 e, b, c이고 PCB에서는 1, 2, 3입니다.
(2) 한 페이지에 항상 인쇄할 수는 없습니다.
a. PCB 라이브러리를 만들 때 원점에 있지 않습니다.
b. 어셈블리가 여러 번 이동하고 회전되며 PCB 보드 경계 외부에 숨겨진 문자가 있습니다.모든 숨겨진 문자 표시를 선택하고 PCB를 축소한 다음 문자를 경계로 이동합니다.플러그인 없음, 바이러스 없음
(3) DRC 보고서 네트워크는 다음과 같은 여러 부분으로 나뉩니다.
네트워크가 연결되지 않았음을 나타냅니다.보고서 파일을 보고 CONNECTED COPPER를 사용하여 찾습니다.
또한 친구들에게 가능한 한 많은 WIN2000을 사용하여 블루 스크린이 나타날 기회를 줄이도록 당부합니다.새 DDB 파일을 생성하기 위해 파일을 여러 번 내보내면 파일 크기와 PROTEL 동결 기회가 줄어듭니다.설계가 더 복잡한 경우에는 자동 경로설정을 사용하지 마십시오.
PCB 설계에서 경로설정은 제품 설계를 완료하는 데 중요한 단계입니다.앞의 준비는 모두 그것을 위한 것이라고 말할 수 있다. 전체 PCB 중 배선 설계 과정의 한계가 가장 높고, 기술이 가장 좋으며, 작업량이 가장 많다.PCB 경로설정에는 단면 경로설정, 양면 경로설정 및 다중 레이어 경로설정이 포함됩니다.연결에는 두 가지 방법이 있습니다: 자동 연결과 대화식 연결.자동 경로설정 전에 대화식으로 더 높은 회선을 미리 경로설정할 수 있습니다.입력 및 출력 끝의 가장자리는 반사 간섭을 방지하기 위해 인접 및 평행을 피해야 합니다.필요한 경우 격리를 위해 접지선을 추가하고 인접한 두 층의 경로설정은 서로 수직이어야 합니다.기생 결합은 병렬적으로 발생하기 쉽다.
자동 경로설정의 경로설정 속도는 양호한 레이아웃에 따라 달라집니다.벤드 횟수, 오버홀 수 및 단계 수를 포함하여 경로설정 규칙을 미리 설정할 수 있습니다.일반적으로 먼저 경선을 탐색하고 짧은 전선을 재빨리 련결한후 미궁식배선을 진행한다.먼저 글로벌 경로설정에 대해 경로설정을 최적화합니다.그것은 필요에 따라 부설된 전선을 끊을 수 있다.전체 효과를 높이기 위해 경로재정의를 시도합니다.
현재의 고밀도 PCB 설계는 통과 구멍이 적합하지 않다고 생각합니다.그것은 많은 귀중한 배선 통로를 낭비했다.이 모순을 해결하기 위해 맹공과 매공 기술이 등장했고 이들은 통공 역할만 하는 것이 아니다.또한 많은 경로설정 채널을 절약하여 경로설정 프로세스를 보다 쉽고 원활하며 완벽하게 수행할 수 있습니다.PCB 설계 프로세스는 복잡하고 간단한 프로세스입니다.만약 당신이 그것을 잘 장악하고 싶다면, 당신은 대량의 전자 공학 설계사가 필요합니다.네가 직접 그것을 경험해야만 비로소 그것의 참뜻을 체득할 수 있다.
