PCB 기술 - DDR 고속 신호를 위한 PCB 설계 방법

반도체 산업의 급속한 발전에 따라 점점 더 많은 고속, 고기능, 고정밀 패키징 부품이 현대 자동차 오디오의 시스템 설계에 응용되고 있다. 특히 전자 네비게이션 시스템에서 200MHz 이상의 주파수를 사용하는 고속 DDR은 PCB 설계자가 엄격한 시퀀스 매칭을 실현해야만 설계 목표를 실현할 수 있다.SI 및 전자기 간섭(EMI) 설계 규칙은 신호 파형의 무결성을 충족합니다.이 글은 DDR200을 예로 들어 자동차 오디오 전자 네비게이션 시스템에서 고속 DDR의 PCB 설계 방법을 소개했다.

1960년대 말, 단일 라디오 기능을 갖춘 자동차 오디오가 자동차에 응용되기 시작했다.현대 전자 기술의 진보에 따라 자동차 음향도 단일 디스크 CD 플레이어, 다중 디스크 CD 조합, 증폭기, 스피커, 저음 스피커 등 다원화된 제품의 발전과 함께 품질, 기술, 기능과 음향 효과의 지원 하에 있다.멀티미디어 시스템 분야를 다루다.특히 21세기 초부터 DVD 시대의 도래와 GPS 위성 항법 소프트웨어와 하드웨어의 성공적인 개발에 따라 자동차 전자 디자인은 DVD, 항법, 후진 영상과 텔레비전 등 밀집된 기능의 발전 방향에 도입되었다.

엔터테인먼트 및 기타 기능자동차 음향 제품의 기능이 끊임없이 향상되는 동시에 시스템 설계자에게 전례없는 도전을 가져왔다: 설비의 시계 작업 빈도가 높아짐에 따라 최첨단 설비는 고성능 제품을 효율적이고 신속하게 설계하는 데 사용할 수 있다.

과거 자동차 오디오 시스템 설계에서 PCB의 최고 클럭 주파수는 이미 30~50MHz 사이로 매우 높았지만, 지금은 대부분의 PCB의 클럭 주파수가 100MHz를 넘고 일부는 GHz 체급까지 도달했다.따라서 기존의 네트워크 테이블 기반 직렬 설계 방식은 오늘날의 설계 요구 사항을 충족하지 못합니다.이제 새로운 디자인 개념과 디자인 방법을 채택할 필요가 있다.모든 링크가 병렬로 고려되는 병렬 프로세스를 설계합니다.즉, 과거 PCB 레이아웃과 케이블 연결 단계에서만 고려되었던 설계 요구사항과 구속을 변경하여 원리도 설계 단계에서 충분한 관심과 평가를 하고, 설계 초기에 핵심 부품의 선택을 분석하여 핵심 네트워크 회선의 설계를 구상한다.토폴로지 구조, 종단 연결 및 네트워크 설정과 일치하며 케이블 연결을 시작하기 전에 PCB 스택 구조를 충분히 고려하여 신호 간의 간섭을 줄이고 전원 무결성과 타이밍 요소를 보장합니다.

이 문서에서는 주로 자동차 오디오 탐색 시스템에 사용되는 고속 DDR200을 소개합니다.고속회로의 기본리론과 전문설계경험의 지도하에 PCB설계방법을 채용하여 신호의 완전성을 보장한다.

복귀 방안과 그 기본 작업 원리는 무엇입니까

DDR SDRAM, 일반적으로 DDR이라고 합니다.DDR SDRAM은 이중 속도 동기식 동적 랜덤 액세스 스토리지입니다.

DDR 스토리지는 SDRAM 스토리지를 기반으로 개발되었습니다.SDRAM은 클럭 주기에 한 번만 데이터를 전송하며 클럭의 상승 주기에 데이터를 전송합니다.DDR 스토리지는 클럭 주기에서 데이터를 두 번 전송하지만, 클럭의 상승 및 하강 시간 동안 데이터를 한 번 전송할 수 있습니다.,따라서 이중 속도 동기화 동적 랜덤 액세스 스토리지라고 합니다.DDR 스토리지는 SDRAM과 동일한 버스 주파수에서 데이터 전송 속도를 두 배로 높일 수 있습니다.

CLK#은 일반 CLK 클럭의 위상과 반대로 차등 클럭 신호를 형성합니다.데이터 전송은 CLK와 CLK#의 교차점에서 이루어집니다. 즉, CLK의 상승과 하락이 모두 데이터를 트리거합니다 (이것은 바로 CLK# 상승). 따라서 이중 속도 전송이 가능합니다.

DQS(DQ Strobe, 데이터 선택 펄스)는 DDRSDRAM의 중요한 기능으로, 주로 시계 주기 내의 각 전송 주기를 정확하게 구분하고 수신단에서 DQS를 사용하여 해당 데이터 DQ를 읽는 데 사용됩니다.

DQS는 상승 및 하강 모두에서 유효하며 데이터 신호와 함께 생성됩니다.DQS와 DQ는 모두 양방향 전송을 위한 삼태 신호이다.읽기 작업 중에 DQS 신호의 가장자리는 시계열에서 DQ 신호의 가장자리와 정렬되고 쓰기 작업 중에는 시계열에서 DQS 신호의 가장자리가 DQ 신호의 중심과 정렬됩니다.

DDR SDRAM 읽기 작업 순서도를 예로 들면 DQS의 제어 원리를 설명합니다.

1.데이터 출력이 없을 때 DQS는 고임피던스 레벨에 있습니다.

2. READ 명령을 받은 후 DQS 신호는 임피던스가 낮고 데이터 출력 시간보다 주기가 빨라집니다.

3.D Q S 신호와 데이터 신호는 CLK 및 CLK #의 교차점에서 동시에 생성되며 CLK와 동일한 주파수를 가집니다.

4. DQS 신호는 읽기 펄스 문자열이 끝날 때까지 지속되었다가 끝난 후에 다시 고임피던스 레벨로 돌아갑니다.

2 기본 사양

DDR SDRAM의 기본 사양입니다.

3 DDR200용 PCB 설계 방법