정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
1. 원리도 부품 PCB 설계
PROTEL 컴포넌트 라이브러리에 필요한 컴포넌트가 있으면 직접 찾아서 다이어그램에 넣을 수 있습니다.필요한 컴포넌트가 없으면 새 원리 컴포넌트 라이브러리(Sch.lib)를 생성해야 합니다. 절차: 원본 컴포넌트 라이브러리에서 필요한 컴포넌트와 같은 (또는 비슷한) 핀 수를 가진 컴포넌트 1을 찾습니다. 먼저 컴포넌트 1을 맵 편집 영역, 즉 Schdoc 파일로 배치한 다음 컴포넌트를 클릭하고 메뉴 명령을 실행합니다.
편집 / 복사, 커서가 십자선이 되어 부품으로 커서를 이동하고 마우스를 클릭하여 참조 점을 결정합니다.그런 다음 편집할 Sch.lib 파일로 전환하여 파일에 새 장치(단축키 create component)를 만들고 이름을 수정합니다.환경의 오른쪽 아래에 있는 SCH Lib을 클릭합니다.
마우스 커서를 빈 부품 이름으로 이동하고 마우스 오른쪽 버튼을 클릭하여 팝업 바로 가기 메뉴에서 붙여넣기 명령을 실행하고 부품 1을 새로 생성한 부품에 붙여넣은 다음 접점 속성을 수정합니다.
그런 다음 메뉴 명령을 실행하여 규제 검사를 수행합니다.
2. PCB 원리도 설계
새 다이어그램 파일 만들기 -- > 직접 만든 컴포넌트 라이브러리 로드 등 컴포넌트 라이브러리 로드 -- > 컴포넌트 배치 -- > 다이어그램 경로설정 출력 장치 보고서 < - 오류 수정 - 모든 항목 디버깅 < - 먼저 컴파일 오류 보고서 옵션 (보고서 / BOM) 출력 네트워크 보고서 설정(계층형 다이어그램이 없는 경우 단일 문서 네트워크 보고서만 생성 Design/Netlist For document/Protel 계층형 모듈 다이어그램이 있는 경우 프로젝트 네트워크 보고서 생성 Design/Inetlist For project/Protel) 원리도 PCB 설계에서 회로도가 더 복잡한 경우계층형 다이어그램 PCB 설계는 위에서 아래로, 또는 아래에서 위로의 다이어그램을 사용할 수 있습니다.
3. 구성 요소 PCB 패키지 PCB 설계
동일한 패키지 (또는 유사) 의 구성 요소를 사용하여 간단한 속성 수정을 수행하여 원하는 구성 요소 패키지를 얻을 수 있습니다.구체적인 작업 절차는.PCBdoc 복제에서.PCBlib으로 어셈블리 패키지를 수정하는 과정입니다. 더 이상 설명하지 않습니다.
구성 요소 패키지를 수정한 후 편집/설정 기본 설정/pin 1을 실행하여 패키지 참조점을 첫 번째 pin으로 설정합니다.그런 다음 보고서 / 어셈블리 규칙 검사를 수행하고 검사할 모든 규칙을 설정한 다음 확인합니다. 이 때 패키지가 설정됩니다.
4. PCB 설계
먼저 새 PCB 파일을 만들고 lib 패키지를 로드한 후 네트워크 테이블을 가져옵니다.
자동 컴포넌트 레이아웃.이 단계를 수행하기 전에 먼저 PCB의 크기를 설정하고 크기와 모양을 계획해야 합니다.아래쪽을 클릭하여 [차단 레이어] 를 선택한 다음 위치 메뉴에서 [선 그리기] 를 선택하고 검정색 바탕에 사각형을 그린 다음 치수를 선택합니다.
참고: 이 때 그려진 선은 분홍색입니다!이것은 회로 기판의 크기가 차폐 레이어에서 계획되었음을 나타냅니다.
그런 다음 자동으로 레이아웃하면 경로설정이 원활하게 수행됩니다.
도구 / 자동 배치 / 자동 배치를 수행하여 자동 컴포넌트 배치를 수행합니다.위의 작업을 수행하지 않으면 보드에 유효한 금지 없음이 정의됩니다.자동 배치를 계속할 수 없습니다.상태가 나타납니다.
