PCB 기술 - 고속 신호판 PCB 설계

PCB 설계에서 고속 신호판의 배치와 품질 분석은 의심할 여지 없이 엔지니어들이 토론하는 초점이다.특히 현재 PCB 보드는 작업 빈도가 점점 높아지고 있습니다.예를 들어, 범용 디지털 신호 처리 (DSP) PCB 보드는 150-200MHz 사이의 주파수를 적용하는 것이 매우 일반적입니다.CPU 보드가 실제 애플리케이션에서 500MHz 이상에 도달하는 것은 놀라운 일이 아닙니다.Ghz 회로의 설계는 통신 업계에서 이미 매우 유행하게 되었다.이러한 모든 PCB 보드는 일반적으로 다중 레이어 보드 기술을 통해 설계됩니다.다층판 설계에서 불가피하게 전력 계층의 설계 기술을 채택해야 한다.그러나 전력 계층의 설계에서는 다양한 유형의 전원 공급 장치가 혼합되어 사용되기 때문에 설계가 매우 복잡합니다.그렇다면 PCB 엔지니어들이 휘두르지 못하는 문제는 무엇일까?PCB 계층 수는 어떻게 정의합니까?몇 층을 포함합니까?어떻게 가장 합리적인 방식으로 각 층의 내용을 안배합니까?만약 몇 층의 접지가 있어야 한다면, 어떻게 신호층과 접지층 등을 번갈아 배열할 것인가.

다양한 전원 블록 시스템을 어떻게 설계합니까?3.3V, 2.5V, 5V, 12V 등이다. 전원 계층의 합리적인 구분과 공공 접지 문제는 PCB의 안정성에 영향을 주는 매우 중요한 요소이다. 디커플링 콘덴서는 어떻게 설계합니까?디커플링 콘덴서를 사용하여 스위치 노이즈를 제거하는 것은 일반적인 방법이지만 용량을 결정하는 방법은 무엇입니까?콘덴서는 어디에 두었습니까?언제 어떤 종류의 콘덴서 등을 사용합니까? 어떻게 접지 반발 소음을 제거합니까?지면 반발 소음은 어떻게 유용한 신호에 영향을 주고 방해합니까?반환 경로 노이즈는 어떻게 제거합니까?많은 상황에서 불합리한 회로설계는 회로고장의 관건이고 회로설계는 흔히 기술자들이 속수무책인 작업이다.어떻게 전류 분배를 합리적으로 설계합니까?특히 접지층에서의 전류 분포 설계가 매우 어려워 총전류가 PCB판에 고르게 분포되지 않으면 PCB판의 불안정한 운행에 직접적인 영향을 줄 수 있다.이밖에 또 일부 흔히 볼수 있는 신호문제, 례를 들면 과충, 하충, 진령 (진동), 시간지연, 임피던스일치, 가시 등이 있지만 이런 문제들은 상술한 문제와 밀접하여 갈라놓을수 없다.그것들 사이에는 인과 관계가 존재한다.일반적으로 고품질 고속 신호판의 설계는 신호 무결성(SI-신호 무결성)과 전력 무결성(PI-전력 무결성) 두 가지 측면에서 고려해야 한다.보다 직접적인 결과는 신호 무결성에서 나타나지만 전원 무결성 설계를 간과해서는 안 됩니다.전력의 무결성은 최종 고속 신호판의 신호 무결성에 직접적인 영향을 미치기 때문입니다.특히 고속 PCB 설계를 위해 전통적인 EDA 도구를 사용하는 엔지니어들은 PCB 엔지니어들 사이에서 큰 오해가 있습니다.많은 엔지니어들이 "왜 EDA의 SI 신호 무결성 도구 분석 결과가 실제 측정 기기의 결과와 일치하지 않고 종종 이상적입니까?"라고 묻습니다. 사실 이 질문은 간단합니다.이 문제의 원인은: 한편으로 EDA 제조업체의 기술자가 명확하게 설명하지 않았기 때문입니다.다른 한편으로는 PCB 설계자의 시뮬레이션 결과에 대한 이해입니다.우리는 중국 시장에서 가장 일반적으로 사용되는 EDA 도구가 SI (신호 무결성) 분석 도구라는 것을 알고 있습니다.SI는 전원 공급 장치의 영향을 고려하지 않고 케이블 연결 및 장치 모델에 기반한 분석이며 대부분은 아날로그 장치입니다.어쨌거나 (이상적이라고 가정하면) 이런 분석결과와 실제결과가 반드시 틀렸다는것을 상상할수 있다.대부분의 경우 PCB 보드에서 전원 무결성이 SI보다 더 큰 영향을 미치기 때문입니다.