PCB 기술 - PCB 신호 무결성 솔루션 이해

신호 무결성 문제는 단일 요소가 아니라 PCB 설계의 여러 요소에 의해 발생합니다.주요 신호 무결성 문제는 반사, 진동벨, 접지반발, 교란 등이다. 다음은 주로 교란과 반사 솔루션을 소개한다.

3.1 만담 점수

직렬 교란은 신호가 전송선에서 전파될 때 전자기가 인접한 전송선으로 결합되어 발생하는 원치 않는 전압 소음 교란을 말한다.너무 많은 직렬 장애로 인해 회로 오류가 발생하여 시스템이 제대로 작동하지 않을 수 있습니다.

직렬 교란은 선 간격에 반비례하므로 선의 평행 길이에 정비례합니다.직렬 교란은 회로 부하의 변화에 따라 달라진다.동일한 토폴로지 구조와 경로설정의 경우 로드가 클수록 직렬 교란이 커집니다.직렬 교란은 신호 주파수와 정비례한다.디지털 회로에서는 신호의 가장자리 변화가 직렬 교란에 가장 큰 영향을 미친다.가장자리의 변화가 빠를수록 교란이 커진다.

교란의 상술한 특징에 비추어 다음과 같은 몇 가지 교란을 줄이는 방법으로 귀납할 수 있다.

(1) 신호 가장자리의 변환 속도를 최대한 낮춘다.부품을 선택할 때 설계 규범을 만족시키는 동시에 가능한 한 느린 부품을 선택하고 서로 다른 유형의 신호의 혼합 사용을 피해야 한다. 왜냐하면 빠르게 변화하는 신호는 느린 변화의 신호에 잠재적인 교란 위험을 가지고 있기 때문이다.

(2) 커패시터 결합과 센싱 결합으로 인한 직렬 교란은 피간섭 회선의 부하 저항이 증가함에 따라 증가하기 때문에 부하를 낮추면 결합 교란의 영향을 줄일 수 있다.

(3) 배선 조건이 허락하는 경우 인접한 전송선 사이의 평행 길이를 최소화하거나 3W 원리를 사용하는 것과 같이 커패시터 결합선 사이의 거리를 증가시킵니다 (도선 사이의 거리가 단선 너비의 3배 또는 두 개의 흔적선 사이의 간격이 단선 너비의 2배보다 커야 함).더 효과적인 방법은 전선을 접지선으로 격리하는 것이다.

(4) 인접한 PCB 신호선 사이에 접지선을 삽입하는 것도 용량 교란을 효과적으로 줄일 수 있다.접지선은 1 / 4파장마다 연결해야 합니다.

(5) 전감 결합은 억제하기 어렵기 때문에 회로의 수를 최대한 줄이고 회로 면적을 줄이며 신호 회로가 같은 도선을 공용하는 것을 피한다.

(6) 두 층에 인접한 신호층적선은 수직이어야 하며 가능한 한 평행적선을 피하여 층간의 교란을 줄여야 한다.

(7) 표면층은 하나의 참고층만 있고 표면층의 배선의 결합은 중간층의 결합보다 더 강하다.그러므로 교란에 더욱 민감한 신호는 될수록 내층에 배치되여야 한다.

(8) 단접을 통해 전송선의 원단과 근단 및 단말기 임피던스가 전송선과 일치하면 직렬 교란과 반사 교란을 크게 줄일 수 있다.

3.2 반사 분석

신호가 전송선에서 전파될 때 임피던스 변화가 생기면 반사가 일어난다.반사 문제를 해결하는 주요 방법은 터미널 임피던스 일치입니다.

3.2.1 전형적인 송전선로 단접 전략

고속 디지털 시스템에서 전송선의 임피던스 미스매치는 신호 반사를 일으킬 수 있다.반사를 줄이고 제거하는 방법은 전송선의 특성에 따라 전송단이나 수신단에서 원본 반사 계수나 부하 반사 계수를 O로 정합하는 것이다. 전송선의 길이가 다음 조건을 충족하면 종단 기술을 사용해야 한다.

L> tr/2tpd。공식에서 L은 전송선의 길이입니다.tr는 소스 신호의 상승 시간입니다.tpd는 전송선의 단위 길이당 부하 전송 지연입니다.

PCB 전송선의 종단연결은 일반적으로 두 가지 정책을 채택한다: 부하 임피던스와 전송선의 임피던스를 일치시키는, 즉 병렬 종단연결;소스 임피던스를 전송선의 임피던스, 즉 직렬 끝과 일치시킵니다.

(1) 병렬 연결

병렬 단자 연결은 주로 상단 또는 드롭다운 임피던스를 가능한 한 부하 단자에 가깝게 연결하여 단자의 임피던스 일치를 실현한다.병렬 종료는 응용 환경에 따라 그림 2와 같이 여러 가지 유형으로 나눌 수 있습니다.

(2) 직렬 끝

직렬 단자 연결은 가능한 한 전원에 가까운 전송선에 저항기를 삽입하여 이루어진다.직렬 단련은 신호원의 임피던스와 일치하기 위한 것이다.삽입된 직렬 저항기의 저항과 구동원의 출력 저항은 전송선 저항보다 크거나 같아야 한다.

이 정책은 원본의 반사 계수를 0으로 만든 다음 원본에서 다시 부하로 반사하여 부하에서 반사되는 신호를 억제합니다 (에너지를 흡수하지 않고 부하에 높은 임피던스를 입력합니다).

3.2.2 서로 다른 공정 장치의 단접 기술

임피던스 정합 및 엔드 조인트 기술 솔루션은 연결 길이와 회로의 논리 장치 시리즈에 따라 달라집니다.특정 상황에서만 정확하고 적절한 종료 방법을 사용하여 신호 반사를 효과적으로 줄일 수 있습니다.

일반적으로 CMOS 공정 구동 소스의 경우 출력 임피던스 값이 상대적으로 안정적이고 전송선의 임피던스 값에 가깝기 때문에 CMOS 부품에 직렬 단접 기술을 사용하면 더 좋은 효과를 얻을 수 있습니다.TTL 프로세스 제어 소스는 출력 논리가 높거나 낮을 때 출력 임피던스가 다릅니다.

이제 병렬 Thevenin 종료 체계를 사용하는 것이 더 나은 정책입니다.ECL 부품은 일반적으로 매우 낮은 출력 임피던스를 가집니다.따라서 ECL 회로는 ECL 회로의 수신 포트에서 드롭다운 터미널 저항기를 사용하여 에너지를 흡수합니다.범용 단말기 기술.

물론 상술한 방법은 절대적인 것이 아니다.특정 회로의 차이, 네트워크 토폴로지의 선택 및 수신 포트의 부하 수는 종료 정책에 영향을 미칠 수 있는 요소입니다.따라서 고속회로에서 회로단접계획을 실시할 때 상황에 따라 적합한 단접방안을 선택하여 최적의 단접효과를 얻어야 한다.

4. 신호 무결성 분석 및 모델링

합리적인 회로 모델링 및 시뮬레이션은 가장 일반적인 신호 무결성 솔루션입니다.고속 회로 설계에서 시뮬레이션 분석은 점점 더 많은 장점을 나타낸다.설계자는 문제를 조기에 발견하고 즉시 수정할 수 있는 정확하고 직관적인 설계 결과를 제공하여 설계 시간을 단축하고 설계 비용을 절감할 수 있습니다.일반적으로 사용되는 모델은 SPICE 모델, IBIS 모델 및 Verilog-A 모델 세 가지입니다.

SPICE는 강력한 범용 아날로그 회로 시뮬레이터입니다.모델 방정식과 모델 매개변수의 두 부분으로 구성됩니다.

모델 방정식을 제공하기 때문에 SPICE 모델은 에뮬레이터의 알고리즘과 밀접하게 연결되어 더 나은 분석 효율과 분석 결과를 얻을 수 있습니다.IBIS 모델은 PCB 보드 레벨 및 시스템 레벨 디지털 신호 무결성 분석 모델에 특화되어 있습니다.

I/V 및 V/T 테이블을 사용하여 디지털 집적 회로 I/O 유닛과 핀의 특성을 설명합니다.IBIS 모델의 분석 정밀도는 주로 데이터 점의 수와 1/V 및 V/T 테이블의 데이터 정확도에 따라 달라집니다.IBIS 모델은 SPICE 모델에 비해 계산량이 적습니다.

5. 모의 검증

비동기 트랜시버의 예제 회로를 사용하여 결과를 표시합니다.아날로그 환경에서 격려 신호는 50ns, 전원은 5V, 기타 설정은 기본값입니다.RTSB 네트워크의 U3-5 핀을 에뮬레이션했습니다.시뮬레이션 상황은 그림 3과 같습니다.

곡선a는 종료 전의 신호파형으로 심각한 신호반사가 있음을 알 수 있다.곡선b와 c는 접지단접저항후의 신호파형으로서 단접저항값이 다르다.곡선d는 세베닌이 끝을 이어받은 신호의 파형이다. 그림에서 볼 수 있듯이 끝접 저항기는 기본적으로 반사를 없앨 수 있다.단점은 땅에 닿는 단접저항기는 땅의 높은 전압을 떨어뜨리고 전원에 닿는 단접저항은 전원의 낮은 전압을 상승시킨다는 것이다.

마이크로 전자 기술의 끊임없는 발전을 바탕으로 고속 부품의 사용과 고속 디지털 시스템의 디자인이 점점 많아지고 있다.시스템 데이터 속도, 클럭 속도, PCB 밀도가 향상되고 PCB 보드에 대한 설계 요구도 높아지고 있습니다.이것은 신호의 완전성 문제이다.

PCB의 양호한 신호 무결성을 확보하기 위해서는 각종 영향 요소를 종합하여 합리적으로 배치하고 배선함으로써 제품 성능을 향상시켜야 한다.