PCB 기술 - PCB 레이아웃의 몇 가지 기본 규칙

전력층과 지층 사이의 전장은 가변적이기 때문에, 전자기 간섭은 판의 가장자리에서 방사된다.이를 에지 효과라고 한다.

해결책은 전력층을 줄여 전장이 접지 평면의 범위 내에서만 전도되도록 하는 것이다.H(전원과 땅 사이의 개전 두께) 단위로 전장이 20h 축소되면 70%는 지평면 가장자리, 98%는 100h 이내로 제한될 수 있다.

PCB 레이아웃에 대한 추가 고려 사항

1. 총칙

1.1 디지털, 아날로그 및 DAA 신호 경로설정 영역은 PCB에서 미리 구분됩니다.

1.2 디지털 및 아날로그 부품과 해당 배선은 가능한 한 분리되어 해당 배선 영역에 배치되어야 합니다.

1.3 고속 디지털 신호의 경로는 가능한 한 짧아야 한다.

1.4 민감한 아날로그 신호의 경로는 가능한 한 짧아야 한다.

1.5 전원 공급 장치와 접지를 합리적으로 분배한다.

1.6 DGND, agnd 및 필드 분리.

1.7 와이드 와이드는 전원 및 중요 신호 라우팅에 적용됩니다.

1.8 디지털 회로는 병렬 버스/직렬 DTE 인터페이스, DAA 회로는 전화선 인터페이스 근처에 배치됩니다.

PCB 케이블 연결을 위한 기본 규칙 및 기술

2. 위젯 배치

2.1 시스템 회로 원리도:

a) 디지털, 아날로그, DAA 회로 및 관련 회로를 구분한다.

b) 각 회로에서 디지털, 아날로그 및 혼합 디지털/아날로그 구성 요소를 구분합니다.

c) 각 IC 칩의 전원 및 신호 핀의 위치를 확인합니다.

2.2 PCB에 있는 디지털, 아날로그 및 DAA 회로의 배선 영역을 초보적으로 구분한다(일반적으로 2/1/1).디지털 및 아날로그 부품 및 해당 케이블은 가능한 한 해당 연결 영역에서 멀리 떨어져 제한되어야 합니다.

참고: DAA 회로가 큰 비율을 차지하면 경로설정 영역을 통해 컴포넌트 간격, 고압 억제, 전류 제한 등 현지 규칙에 따라 조정할 수 있는 제어/상태 신호 라우팅이 더 많아집니다.

2.3 초기 구분 후 커넥터 및 잭에서 부품을 배치합니다.

a) 커넥터 및 잭 주위에 플러그인을 배치합니다.

b) 부품 주위의 전원 및 접지 케이블 연결 공간을 확보합니다.

c) 해당 플러그인을 콘센트 주위에 놓습니다.

2.4 첫 번째 혼합 구성 요소(예: 모뎀 장치, a/D, D/a 변환 칩 등):

a) 컴포넌트의 배치 방향을 결정하고 디지털 신호와 아날로그 신호의 핀이 각각의 경로설정 영역을 향하도록 합니다.

b) 부품을 디지털과 아날로그 신호 연결 영역의 경계에 배치합니다.

2.5 모든 에뮬레이터를 배치하려면 다음과 같이 하십시오.

a) DAA 회로를 포함한 아날로그 회로 구성 요소 배치

b) 시뮬레이터는 txa1, TXA2, Rin, VC 및 VREF 신호 경로설정이 포함된 PCB의 한쪽에 서로 가깝습니다.

c) txa1, TXA2, Rin, VC 및 VREF 신호 연결 주변에 노이즈 부품을 배치하지 마십시오.

d) 직렬 DTE 모듈의 경우 DTE EIA/tia-232-e

직렬 인터페이스 신호의 수신기 / 드라이브는 가능한 한 커넥터에 접근하고 고주파 클럭 신호 라우팅에서 멀리 떨어져 있어 각 회선의 소음 억제 장치, 예를 들어 컨투어링 및 커패시터 증가를 감소 / 피해야 합니다.

2.6 디지털 컴포넌트 및 디커플링 커패시터 배치:

a) 케이블 길이를 줄이기 위해 숫자 컴포넌트를 중앙 집중식으로 배치합니다.

b) IC의 전원/바닥 사이에 0.1uF 디커플링 커패시터를 배치하고 EMI를 줄이기 위해 가능한 한 짧은 연결 경로를 사용해야 합니다.

c) 병렬 버스 모듈의 경우 구성 요소가 서로 가까이

커넥터 가장자리의 배치는 ISA 버스 라우팅 길이가 2.5인치로 제한되는 등 적용 버스 인터페이스 표준을 준수해야 합니다.

d) 직렬 DTE 모듈의 경우 커넥터 회로가 커넥터에 가깝습니다.

e) 트랜지스터 발진기 회로는 가능한 한 드라이브에 접근해야 합니다.

2.7 각 영역의 접지선은 일반적으로 저항이 0옴인 하나 이상의 점이나 베어링에 연결됩니다.

3. 신호 라우팅

3.1 모뎀 신호 라우팅에서 소음에 취약한 신호선과 간섭에 취약한 신호선을 최대한 멀리해야 한다.불가피한 경우 중립 신호선을 사용하여 격리해야 합니다.

모뎀이 간섭하기 쉬운 신호 핀, 중립 신호 핀 및 신호 핀은 다음 표와 같습니다.

모뎀 신호선

RS-232C 직렬 신호는 전송 신호, 접촉 신호 및 지선의 세 가지 범주로 나뉩니다.

(1) 전송 신호: TXD(전송 데이터 신호선)와 RXD(수신 데이터 신호선)를 말한다.TXD를 통해 전송되고 RXD를 통해 수신되는 정보의 형식은 시작 비트, 데이터 비트, 패리티 비트 및 중지 비트로 구성된 전송 유닛(바이트)입니다.

(2) 접촉 신호: RTS, CTS, DTR, DSR, DCD 및 RI 신호를 의미하며 이 기능은 다음과 같습니다.

RTS(전송 요청)는 PC에서 모뎀으로 보내는 연락처 신호입니다.하이 레벨은 PC 요청이 모뎀으로 데이터를 전송했음을 나타냅니다.

CTS(제거 전송)는 모뎀이 PC로 보내는 연락처 신호다. 하이 레벨은 모뎀이 PC에서 보내는 RTS 신호에 응답하고 원격 모뎀으로 데이터를 보낼 준비를 한다는 것을 의미한다.

DTR(데이터 터미널 준비)은 PC에서 모뎀으로 보내는 연락처 신호입니다.고출력 화면은 PC가 준비되었고 로컬 모뎀과 원격 모뎀 사이에 통신 채널을 설정할 수 있음을 나타냅니다.저전력 화면의 경우 모뎀이 통신을 종료하도록 강제합니다.

DSR(데이터 장치 준비)는 모뎀이 PC로 보내는 연락처 신호입니다. 로컬 모뎀의 작동 상태를 나타냅니다.하이 레벨은 모뎀이 테스트 호출 상태가 아니며 원격 모뎀과 채널을 설정할 수 있음을 나타냅니다.

DCD(전송 감지)는 모뎀이 PC로 보내는 상태 신호다. 하이 레벨은 로컬 DCE가 원격 모뎀으로부터 반송 신호를 수신한다는 것을 의미한다.

RI(벨 표시)는 모뎀이 PC로 보내는 상태 신호다. 하이 레벨은 로컬 모뎀이 원격 모뎀으로부터 벨 신호를 수신한다는 것을 의미한다.

(3) 지선 신호(GND)는 연결된 PC와 모뎀에 동일한 전위 참조점을 제공한다.

56K 고속 모뎀은 1997년에 출시된 다이얼 고속 모뎀이다.그것의 전송 속도는 전통적인 전화선 33.6kbps의 극한 속도보다 높다. 왜냐하면 그것은 33.6k와 완전히 다른 모뎀 기술을 사용했고, 그것의 작업 원리와 응용 요구도 33.6k 고속 모뎀과 다르기 때문이다.

DTE와 DCE 간의 연결 표준은 cctv.10/x.26을 포함합니다.

3.2 디지털 신호 연결은 가능한 한 디지털 신호 연결 구역 안에 놓아야 한다.

아날로그 신호 경로설정은 가능한 한 아날로그 신호 경로설정 영역에 배치되어야 합니다.

(경로설정이 경로설정 영역 외부로 확산되지 않도록 미리 분리된 경로를 배치할 수 있음)

디지털 신호 라우팅은 아날로그 신호 라우팅과 수직으로 교차 결합을 줄입니다.

3.3 격리된 경로설정 (일반적인 접지) 을 사용하여 아날로그 신호 경로를 아날로그 신호 경로설정 영역으로 제한합니다.

a) 아날로그 구역의 격리 접지 배선은 아날로그 신호 배선 구역을 둘러싸고 아날로그 신호 배선 구역은 PCB 판의 양쪽에 배치되며 선폭은 50-100mm이다.

b) 디지털 영역의 격리 배선은 디지털 신호 배선 영역을 중심으로 해야 하며, 이 영역은 선로 폭이 50-100ml인 PCB 양쪽에 배치해야 하며, PCB 한 조각의 가장자리는 폭이 200ml여야 한다.

3.4 병렬 버스 인터페이스 신호 경로설정 선가중치 "10mil(일반적으로 12-15mil), 예: /HCS, /HRD, /HWT, /reset.

3.5 아날로그 신호 배선 폭: 10mil(일반적으로 12-15mil), 예를 들어 MICM, micv, spkv, VC, VREF, txa1, TXA2, RXa, Telin, telout.

3.6 다른 모든 신호의 라우팅은 가능한 한 넓어야 하며 회선의 폭은 5MIL(일반적으로 10mil)이어야 하며 부품 간의 라우팅은 가능한 한 짧아야 한다(부품을 배치할 때 미리 고려해야 한다).

3.7 바이패스 콘덴서에서 해당 IC까지의 배선 너비는 25mil이어야 하며 가능한 한 구멍을 통과하지 않아야 합니다.

3.8 일반적인 저속 제어 / 상태 신호와 같은 다양한 영역을 통과하는 신호선은 한 점 (기본적으로) 또는 두 점에서 분리된 지선을 통과해야 합니다.경로설정이 한쪽에만 있는 경우 분리된 접지선을 PCB의 다른 쪽에 연결하여 신호 경로를 건너뛰고 연속성을 유지할 수 있습니다.

3.9 고주파 신호 라우팅은 90도 각도의 굴곡을 피하고 부드러운 호 또는 45도 각도를 사용해야 합니다.

3.10 고주파 신호 연결은 구멍 연결 사용을 줄여야 한다.

3.11 모든 신호 경로는 트랜지스터 발진기 회로에서 멀리 떨어져 있어야 한다.

3.12 고주파 신호 라우팅은 단일 연속 라우팅을 사용하여 한 점에서 여러 세그먼트 라우팅이 확장되지 않도록 해야 합니다.

3.13 DAA 회로에서 피어싱(모든 레이어) 주위에 최소 60mil의 공간을 둡니다.

3.14 예기치 않은 전류 피드백이 전원에 영향을 주지 않도록 접지 회로를 지웁니다.

4. 전원 공급 장치

4.1 전원 연결 관계를 결정합니다.

4.2 디지털 신호 배선 영역에서 10uF 커패시터 또는 탄탈럼 커패시터는 0.1uF 세라믹 슬라이스 커패시터와 병렬된 후 전원/바닥 사이에 연결됩니다.피크 펄스로 인한 노이즈 간섭을 방지하기 위해 PCB 보드의 전원 엔트리 포트와 가장 먼 곳에 배치합니다.

4.3 이중 패널의 경우 전원 회로의 같은 층에서 양쪽 선가중치 200mil의 전원 코드로 회로를 둘러쌉니다.(다른 쪽은 같은 숫자로 처리해야 함)

4.4 일반적으로 신호 케이블을 경로설정하기 전에 전원 케이블을 경로설정해야 합니다.

5. 토지

5.1 듀얼 패널에서 디지털 및 아날로그 구성 요소 (DAA 제외) 주위와 아래의 미사용 영역은 디지털 또는 아날로그 영역 영역으로 채워집니다.서로 다른 레벨의 동일한 영역 도메인이 연결되어 있고, 서로 다른 레벨의 동일한 영역 도메인이 여러 채널을 통해 연결됩니다: Modem DGND 핀은 디지털 영역으로, AGND 핀은 아날로그 영역에 연결됩니다.숫자와 아날로그 영역은 선 간격으로 분리됩니다.

5.2 4 계층 패널에서 디지털 및 아날로그 영역(DAA 제외)을 사용하여 디지털 및 아날로그 구성 요소를 덮어씁니다.모뎀 DGND 핀은 디지털 영역, AGND 핀은 아날로그 영역을 연결합니다.숫자와 아날로그 영역은 선 간격으로 분리됩니다.

5.3 설계에 EMI 필터가 필요한 경우 대부분의 EMI 장치(캐비닛/콘덴서)를 배치하기 위해 인터페이스의 소켓 끝에 공간을 남겨야 합니다.사용되지 않는 영역은 영역으로 가득 차 있으므로 차폐 케이스에 연결해야 합니다.

5.4 각 모듈의 전원은 분리되어야 합니다.기능 모듈은 병렬 버스 인터페이스, 모니터, 디지털 회로(SRAM, EPROM, Modem), DAA 등으로 나눌 수 있습니다. 각 기능 모듈은 전원/바닥의 소스에서만 전원/바닥을 연결할 수 있습니다.

5.5 직렬 DTE 모듈의 경우 전원 결합을 줄이기 위해 디커플링 커패시터를 사용하거나 전화선을 동일하게 조작할 수 있습니다.

5.6 접지선은 하나의 점으로 연결되고 가능하다면 Bead를 사용합니다.EMI 억제가 필요한 경우 접지선을 다른 곳에 연결할 수 있습니다.

5.7 모든 접지선은 가능한 한 넓어야 한다. 25-50밀이.

5.8 모든 IC 전원/접지 컨테이너는 가능한 한 짧게 작동하며 구멍을 사용하지 않습니다.

6. 결정 진동 회로

6.1 XTLI, XTLO와 같은 트랜지스터 입력/출력에 연결된 모든 회선은 가능한 한 짧아 노이즈 간섭과 용량 분포가 트랜지스터에 미치는 영향을 줄입니다.XTLO 실행 시간은 가능한 한 짧으며 회전 각도는 45도 이상이어야 합니다.(빠른 상승 시간에 XTLO 연결로 인한 고전류 드라이브)

6.2 이중 패널에 접지선 레이어가 없습니다.크리스털 커패시터 접지선은 장치에서 크리스털 진동에 가장 가까운 DGND 핀에 연결되어야 하며, 가능한 한 짧은 단도선을 사용하고 통공을 최소화해야 한다.

6.3 가능하다면 크리스털 케이스를 접지한다.

6.4 XTLO 핀과 트랜지스터 발진기/콘덴서 노드 사이에 100옴의 저항을 연결합니다.

6.5 크리스털 진동 콘덴서는 모뎀의 GND 핀에 직접 연결됩니다.접지 영역 또는 접지선을 사용하여 모뎀의 GND 핀에 용량을 연결하지 마십시오.

7. EIA/TIA-232 인터페이스를 사용한 독립형 모뎀 설계

7.1 메탈 케이스 사용.플라스틱 케이스가 필요한 경우 EMI를 줄이기 위해 내부에 금속 포일이나 전기 전도성 스프레이를 사용해야합니다.

7.2 각 전원 코드에 동일한 모드의 롤링을 배치합니다.

커넥터, EIA/TIA-232 커넥터 근처에 7.3 개의 구성 요소가 배치됩니다.

7.4 모든 EIA/TIA-232 장치는 전원 지점과 별도로 전원/접지에 연결됩니다.전원 / 접지의 소스는 보드의 전원 입력 또는 전압 조절기 칩의 출력이어야 합니다.

7.5 EIA/TIA-232 케이블 신호는 디지털 접지에 연결됩니다.

아날로그 신호에 대한 자세한 내용은 다음과 같습니다.

아날로그 회로의 설계는 엔지니어에게 가장 어렵지만 가장 치명적인 부분이다.비록 현재 디지털 회로와 대규모 집적 회로의 발전이 매우 빠르지만, 아날로그 회로의 설계는 여전히 불가피하며, 때로는 디지털 회로로 대체될 수도 없다, 예를 들면 RF RF 회로의 설계!다음은 아날로그 회로 설계에서 주의해야 할 문제에 대한 총결이다.어떤 것은 순전히 경험이다.우리는 네가 좀 더 비판할 수 있기를 바란다.

(1) 양호한 안정성을 가진 피드백 회로를 얻기 위해서는 일반적으로 피드백 링 외부의 작은 저항이나 압류 링에서 용량성 부하에 버퍼를 제공해야 한다.

(2) 포인트 피드백 회로는 일반적으로 10pF 이상의 각 통합 콘덴서와 직렬로 작은 저항 (약 560 유로) 이 필요합니다.

(3) 피드백 회로 외부의 소스 회로를 사용하여 EMC의 RF 대역폭을 필터링하거나 제어하지 말고 소스 없는 컴포넌트만 사용할 수 있습니다 (RC 회로가 가장 좋음).포인트 피드백은 오픈 루프의 이득이 닫힌 루프의 이득보다 큰 빈도에서만 유효합니다.높은 주파수에서는 적분 회로가 주파수 응답을 제어할 수 없습니다.

(4) 안정적인 선형 회로를 얻기 위해서는 모든 연결이 패시브 필터 또는 광 격리와 같은 다른 억제 방법을 통해 보호되어야 합니다.

(5) EMC 필터를 사용하여 IC 관련 필터를 로컬 0V 참조 평면에 연결해야 합니다.

(6) 입력 및 출력 필터는 외부 케이블의 연결에 배치해야 합니다.안테나 효과로 인해 차폐 시스템이 없는 어떤 연결도 필터링을 해야 한다.디지털 신호 처리 또는 스위치 모드의 변환기가 있는 차폐 시스템 내의 접선에서도 필터가 필요하다.

(7) 아날로그 IC 전원과 접지 참조 핀은 디지털 IC처럼 고품질의 RF 디커플링이 필요합니다.그러나 아날로그 IC는 일반적으로 아날로그 컴포넌트의 전력 노이즈 억제비 (PSRR) 가 1KHz를 초과할 때 거의 증가하지 않기 때문에 저주파에서 전력 디커플링을 수행해야합니다.각 연산 증폭기, 비교기 및 데이터 변환기의 아날로그 전원 코드에서 RC 또는 LC 필터를 사용해야 합니다.전력 필터의 각도 주파수는 전체 작동 주파수 범위에서 필요한 PSRR을 얻기 위해 PSRR 각도 주파수와 부품의 기울기를 보상해야 합니다.2p%U-S；Y3 A8 f

(8) 고속 아날로그 신호의 경우 연결 길이와 통신의 최고 주파수에 따라 전송선 기술이 필요하다.저주파 신호에 대해서도 전송선 기술을 사용하면 방해에 대한 저항력을 높일 수 있지만 적절하게 일치하는 전송선이 부족하면 안테나 효과가 발생한다.

(9) 전장에 매우 민감한 고임피던스 입력이나 출력을 사용하지 않는다.

(10) 대부분의 방사선은 공통 모드 전압과 전류에 의해 발생하며, 환경의 전자기 간섭은 대부분 공통 모드 문제로 인해 발생하기 때문에 아날로그 회로의 균형 있는 송·수신 (차등 모드) 기술은 EMC 효과를 높이고 간섭을 줄일 수 있습니다.균형 회로 (차동 회로) 드라이브는 0V 참조 시스템을 환류 회로로 사용하지 않으므로 큰 전류 회로를 피하고 RF 복사를 줄일 수 있습니다.

(11) 비교기는 노이즈 및 간섭으로 인한 잘못된 출력 변환을 방지하고 브레이크 지점의 진동을 방지하기 위해 대기 시간 (양의 피드백) 이 있어야 합니다.필요한 것보다 더 빠른 비교기를 사용하지 마십시오 (요구 사항을 충족하면서 dV/dt를 가능한 한 낮게 유지).

(12) 일부 아날로그 IC는 무선 주파수 필드에 특히 민감하기 때문에 일반적으로 PCB에 장착되어 PCB 접지 표면에 연결된 소형 금속 차폐 박스로 이러한 아날로그 부품을 차단해야 한다.발열 조건을 확인하십시오.

CPLD는 Complex PLD의 약자입니다.말 그대로 PLD보다 더 복잡한 논리적 컴포넌트입니다.CPLD는 집적도가 높은 논리적 컴포넌트입니다.높은 통합성으로 인해 성능 향상, 신뢰성 증가, PCB 면적 감소, 비용 절감 등의 이점을 누릴 수 있습니다.CPLD 컴포넌트는 기본적으로 많은 논리 블록의 조합입니다.각 논리 블록은 22V10과 같은 간단한 PLD 요소와 유사합니다.논리 블록 간의 관계는 전체 논리 회로를 통합하는 가변 연결 아키텍처로 구성됩니다.

일반적인 CPLD 컴포넌트로는 Altera의 Max5000 및 Max7000 시리즈가 있습니다.사이프라스의 Max340과 Flash370 시리즈는 일반적으로 CPLD 컴포넌트의 문 수가 1000에서 7000 문 사이입니다.