정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
PCB 산업이 빠르게 발전함에 따라 PCB는 고정밀 세선, 작은 구멍 지름, 높은 종횡비 (6: 1-10: 1) 의 방향으로 발전하고 있습니다.공동 요구사항은 20-25Um이며 방향선 간격은 4MIl 미만입니다.일반적으로 PCB사는 중간층을 도금하는 데 문제가 있다.다음 편집장은 다층 PCB 샘플링 과정에서 메자닌 막을 도금하는 원인과 처리 방법을 어떻게 개선할 것인가에 대해 이야기한다.
다층 PCB 정전기 방지 과정 중 도금층 간막이 발생하는 원인
1. 판재 무늬의 분포가 고르지 않다.도안을 도금하는 과정에서 몇 개의 격리선의 높은 전위로 인해 도금층이 막의 두께를 초과하여 겹막을 형성하고 단락을 초래한다.2. 도금 방지층이 얇아요.전기 도금 과정에서 도금층이 막의 두께를 초과하여 PCB 메자닌 막을 형성한다.특히 선 간격이 작을수록 박막 합선을 일으키기 쉽다.
다층 PCB 부식 방지 공정에서 전기 도금층 간막을 개선하는 방법
도금 방지층의 두께 증가: 두께가 적당한 건막을 선택한다.습막이라면 저망목 실크스크린 인쇄를 사용하거나 습막을 두 번 인쇄해 막 두께를 늘릴 수 있다.
2. 판상 패턴의 분포가 고르지 않아 도금 전류 밀도(1.0~1.5A)를 적당히 낮출 수 있다.일상적인 생산에서 우리는 생산량을 확보하기를 원하기 때문에 우리는 일반적으로 도금 시간을 가능한 한 짧게 통제하기 때문에 사용하는 전류 밀도는 보통 1.7에서 2.4A 사이이다.
이렇게 하면 격리구역에서 획득한 전류밀도는 정상구역의 1.5~3.0배에 달하게 되는데 이는 흔히 작은 거리를 가진 격리구역의 코팅높이가 막두께를 많이 초과하게 된다.가장자리에 도금 방지 필름이 끼는 현상은 필름이 단락되는 동시에 회로의 용접 방지 필름을 얇게 한다.
이와 동시에 현재 전자제품의 기능이 갈수록 복잡해짐에 따라 전력소모도 증가되고있다.시스템에서 발생하는 열도 증가하여 PCB의 통합 밀도가 점점 높아지고 있습니다.관련 데이터에 따르면 PCB 보드의 면적은 절반으로 줄어든 반면 보드에 통합된 구성 요소는 3.5배, 전체 PCB 보드의 통합 밀도는 7배 증가했다.
PCB 보드 생산에서 오버홀 크기에 대한 요구 사항
PCB 보드와 시스템은 더 높은 밀도, 더 빠른 속도, 더 큰 발열로 발전하고 있습니다.또한 회로 기판의 과열로 인한 문제가 점점 더 주목을 받고 있으며, 열 시뮬레이션은 전자 PCB 설계 과정에서 불가결한 단계가 될 것이다.전통적인 열 시뮬레이션 테스트는 주로 제품 중 PCB 오버홀 크기 선택에 초점을 맞춥니다.보통 R 외경 - R 내경 > = 8mil(0.2mm)
일반적으로 외경은 1MM, 내경은 0.3-0.5MM이며 선이 밀집될수록 외경은 0.6MM, 내경은 0.4-0.2MM이 권장된다.
큰 전류의 경우 외경을 더 크게 하고 구멍을 더 작게 할 수 있습니다.그러나 PCB 제조업체는 일반적으로 0.5 드릴로 쉽게 부러지지 않기 때문에 0.5 MM 내경을 사용하는 것을 권장합니다.0.5mm 이하의 드릴은 쉽게 부러집니다.
그러나 전자 제품이 더 가볍고, 더 얇고, 더 짧고, 더 작아짐에 따라 많은 전자 제품들은 판의 크기를 줄이기 위해 설계 매개변수를 압축해 왔습니다.따라서 0.3mm의 오버홀을 배치할 곳이 없으며 0.15-0.25로만 설계될 수 있습니다.약 mm의 구멍의 경우 이러한 구멍을 만드는 것이 더 어렵습니다.필요하지 않으면 가능한 한 이 크기의 구멍을 설계하지 마십시오.
일반적으로 구멍을 통과하는 지름은 0.3mm로 설계되어 대부분의 공장이 생산 요구를 충족시킬 수 있다.0.3mm 이하로 설정하면 생산 설비의 제한으로 인해 많은 공장이 생산할 수 없다.설령 일부 공장이 생산할 수 있다 하더라도 폐기물은 매우 클 것이다.비용이 증가합니다.
