PCB 블로그 - 고속 PCB 보드 설계의 직렬 문제

이 문서에서는 고속 PCB 보드 설계에서 신호 교란의 원인과 억제 및 개선 방법을 분석합니다.전자 디자인 분야가 급속히 발전하는 오늘날, 고속화, 소형화는 이미 디자인의 필연적인 추세가 되었다.이와 동시에 신호주파수의 증가, 회로기판의 치수의 감소, 배선밀도의 증가 및 판층수의 증가로 인한 층간의 두께의 감소 등 요소는 모두 각종 신호의 완전성문제를 초래하게 된다.따라서 고속 PCB 보드를 설계할 때 신호 무결성 문제를 고려하여 신호 무결성 이론을 파악하고, 나아가 고속 PCB 보드의 설계를 지도하고 검증할 필요가 있다.모든 신호 무결성 문제에서 간섭은 매우 흔하다.직렬 교란은 칩 내부, 회로 기판, 커넥터, 칩 패키징 및 케이블에서 발생할 수 있습니다.

1. PCB 보드 간섭의 발생

직렬 교란은 신호가 전송 채널에서 전송될 때 전자기 결합이 인접 전송선에 미치는 영향을 말한다.너무 많은 직렬 장애로 인해 회로 오류가 발생하여 시스템이 제대로 작동하지 않을 수 있습니다.변화 신호(예: 계단식 신호)는 전송선을 따라 A에서 B로 전파되고, 결합 신호는 전송선 C에서 D로 나타난다. 변화 신호가 안정적인 DC 평소로 되돌아오면 결합 신호도 존재를 멈춘다.따라서 교란은 신호가 도약하는 과정에서만 발생하며 신호의 변화가 빠를수록 발생하는 교란은 더욱 커진다.직렬 교란은 커패시터 결합 직렬 교란(교란원의 전압 변화로 인해 교란된 물체에서 감응 전류를 감지하여 전자기 교란을 발생)과 전감 결합 직렬 교란으로 나눌 수 있다(간섭원의 전류 변화로 인해 간섭된 물체에 감응 전압이 발생하여 전자기 간섭을 일으킨다. 전자기 간섭을 일으킨다.)그 중 결합 콘덴서에서 발생하는 인터럽트 신호는 피해자 네트워크에서 양방향 인터럽트와 역방향 인터럽트 Sc로 나눌 수 있으며, 이 두 신호는 같은 극성을 가지고 있다;결합 감지기에서 발생하는 인터럽트 신호도 양방향 인터럽트와 역방향 인터럽트 Sc로 나뉜다. 이 두 신호는 상반된 극성을 가지고 있다.상호 용량과 상호 감지는 모두 교란과 관련이 있지만 단독으로 고려해야 한다.반환 경로가 넓고 균일한 평면일 때, 회로 기판의 대부분의 결합 전송선과 마찬가지로 커패시터와 센싱 결합 전류의 양은 거의 같습니다.이때 둘 사이의 교란량을 예측할 필요가 있다.만약 병렬 신호의 매체가 고정되어 있다면, 다시 말해서, 띠 모양의 선의 경우, 결합 감지와 용량으로 인한 순방향 교란은 대체로 같으며, 서로 상쇄되기 때문에 역방향 교란만 고려하면 된다.만약 병렬 신호의 매체가 고정되지 않는다면, 즉 마이크로밴드선의 경우, 병렬 길이가 증가함에 따라 결합 전감에 의한 정방향 교란이 결합 용량에 의한 정방향 만담보다 크기 때문에 내부 병렬 신호의 교란은 표면층의 교란보다 높다.병렬 신호의 교란은 매우 작다.

2. PCB 교란의 분석 및 억제

고속 PCB 보드 설계의 전 과정에는 회로 설계, 칩 선택, 원리도 설계, PCB 보드 레이아웃과 케이블 연결 등의 절차가 포함된다.설계 과정에서 서로 다른 단계에서 간섭을 발견하고 조치를 취하여 억제함으로써 간섭을 줄이는 목적을 달성할 필요가 있다.

3. PCB 인터럽트 컴퓨팅

혼란스러운 계산은 매우 어렵다.교란 신호의 폭에 영향을 주는 주요 요소는 세 가지가 있는데 그것이 바로 흔적선 간의 결합 정도, 흔적선의 간격과 흔적선의 종지이다.전방향과 귀환 경로를 따라 미대역적선의 전류 분포는 그림 2와 같다.흔적선과 평면 사이(또는 흔적선과 흔적선 사이)의 전류 분포는 공저항이다. 이는 전류가 확장되어 서로 결합하게 된다. 피크 전류 밀도는 흔적선 중심 아래에 직접 위치하고 흔적선부터 시작한다. 흔적선 양쪽은 모두 지면을 향해 빠르게 감쇠한다.흔적선이 평면에서 멀어지면 순방향과 귀환경로 사이의 환로면적이 증가되여 환로면적과 비례하는 회로감응이 증가된다.다음 방정식은 양방향 및 역방향 전류 경로로 이루어진 전체 회로를 감지하는 전류 분포를 설명합니다.그것이 설명하는 전류도 신호 궤적 주위의 자기장에 저장된 총 에너지이다.

4. PCB 직렬 교란 분석

EDA 도구를 사용하여 PCB 보드의 인터럽트를 시뮬레이션하면 PCB 보드 구현의 인터럽트 문제를 신속하게 검색, 위치 지정 및 해결할 수 있습니다.고속 설계의 시뮬레이션에는 경로설정 전 원리도 시뮬레이션과 경로설정 후 PCB 보드 시뮬레이션이 포함됩니다.시뮬레이션을 통해 얻은 구속을 실제 라우팅 구속으로 사용하여 직렬 문제를 더 일찍 예측하고 제거함으로써 레이아웃을 효과적으로 구속하고 스택을 변경하며 보드 레이아웃 전에 클럭, 핵심 신호 토폴로지 및 엔드 접속을 최적화할 수 있습니다.사후 배치 및 케이블 연결 시뮬레이션에 사용되는 BoardSim은 PCB 보드 컨덕터 간의 알 수 없는 결합 효과를 예측하고 오실로스코프에 시뮬레이션 결과를 표시하며 모든 직렬 파형에 대한 세부 정보를 표시합니다.그 목적은 실제 완제품의 교란 문제를 예측하고 발견하여 설계자의 시간을 절약하고 원리 견본기의 중복 설계와 제조를 피하는 것이다.사전 레이아웃 시뮬레이션의 경우 LineSim은 먼저 기본 결합 모델을 구축하고 선 간격, 병렬 길이, 드라이브 IC의 스위치 속도, 미디어 두께, 스태킹 구조 등 다양한 회로 환경에 대해 다양한 제약조건을 설정해야 합니다. 이러한 제약조건을 통해 설계자는 효과적인 계획을 수립하기 위해 설계 초기에 문제가 발생할 수 있는 위치를 파악할 수 있습니다.배치 및 경로설정 전에 발생할 수 있는 간섭을 줄이고 배치 및 경로설정의 다음 단계에 대한 제약조건으로 제약조건을 찾습니다.구동 칩 선택의 경우 일반적으로 칩 제조업체에서 제공하는 IBIS (입력/출력 버퍼 정보 사양) 모델을 도입할 수 있습니다.BoardSim을 사용하여 경로설정에 대한 시리얼 분석을 수행하는 경우 대화식 시리얼 시뮬레이션, 빠른 배치 및 세부 배치 등의 세 가지 방법이 있습니다.그 중 대화형 직렬 교란 시뮬레이션은 디지털 오실로그래프를 통해 교란 상황을 직관적으로 관찰할 수 있다.기하학적 임계값과 전기적 임계값의 개념을 제시했다.기하학적 임계값은 영역이 정의되며 해당 영역에 진입하고 일정한 길이를 갖는 모든 네트워크는 공격 네트워크로 간주됩니다.전기 임계값은 간섭량을 정의하며 네트워크에 그 이상의 간섭을 일으키는 모든 네트워크는 공격으로 간주됩니다.인터넷기하학적 임계값의 사용은 설계자가 시리얼에 대해 어느 정도 알고 어떤 거리와 어느 층에서 얼마나 많은 시리얼이 발생하는지 알아야 한다.따라서 일반적으로 더 정확하고 분석 속도가 빠른 전기 임계값을 사용하는 것이 좋습니다.기본 모델에는 드라이브 A0(드라이버는 클럭 신호선이며 작동 주파수는 5.12MPS), 전송선을 통해 1MW 저항기 C0에 연결되는 두 개의 네트워크가 있습니다.수신 모드의 드라이브 A1은 전송선을 통해 720KW 저항기 C1에 연결됩니다.우월적각 결합 전송선의 특성 임피던스는 68.8W이고 결합 길이는 9in입니다.HyperLynx는 각 선의 지연을 약 1.581ns로 계산합니다. 이 모델은 8층으로 나뉘어 있으며, 두 신호선은 같은 층에 있는 내부 선 (및 마이크로밴드 선) 으로 설정됩니다.PCB 레이아웃과 경로설정 구속에서는 선가중치가 5mil이고 선가중치가 5mil이며 상대 개전 상수가 4.3으로 설정됩니다.그림에서 오실로스코프 프로브는 각각 A0, B1 및 C1에 추가됩니다.오실로스코프는 파형을 보는 데 사용할 수 있습니다.B1의 10MW 저항도 프로브를 추가하기 위해 설정되어 있습니다.

5.직렬 교란 억제

설계 전 직렬 오류 계산, 레이아웃 및 경로설정 전 에뮬레이션 또는 레이아웃 및 경로설정 후 에뮬레이션은 PCB 보드가 간섭에 빠르게 도달할 수 있도록 하기 위한 것입니다.따라서 설계 과정에서 이전의 경험을 활용하여 현재의 문제를 해결할 필요가 있습니다.다음은 레이아웃과 경로설정의 간섭을 효과적으로 방지하는 경험의 총결이다.

1) 커패시터 결합과 센싱 결합으로 인한 직렬 교란은 피간섭 회선의 부하 저항이 증가함에 따라 증가하므로 부하를 낮추면 결합 교란의 영향을 줄일 수 있다.

2) 발생할 수 있는 커패시터 결합 도선 사이의 거리를 최대한 증가시켜 용지선으로 도선을 격리하는 것이 더 효과적이다;

3) 인접한 신호선 사이에 접지선을 삽입하는 것도 용량 교란을 효과적으로 줄일 수 있다.이 지선은 1/4파장마다 접지층에 연결해야 한다.

4) 전감 결합을 억제하는 것은 어렵다.가능한 한 회로의 수를 줄이고 회로 면적을 줄이며 신호 회로가 같은 도선을 공유하지 않도록 할 필요가 있다.

5) 신호 공유 루프를 피합니다.

고속 PCB 보드의 설계 과정에서 이론 개념에 대한 상세한 이해가 필요할 뿐만 아니라 끊임없이 경험을 쌓고 이론을 끊임없이 보완해야 한다.또한 관련 보조 소프트웨어를 능숙하게 사용하는 것도 디자인 주기를 단축시켜 경쟁력을 높이고 디자인의 성공적인 완성에 중요한 역할을 한다.고속 PCB 보드 레벨과 시스템 레벨 설계는 신호 간섭을 포함한 신호 무결성 문제를 간과할 수 없는 복잡한 과정이다.설계 주기의 각 단계에서 서로 다른 방법을 사용하여 설계를 빠르고 효율적으로 완료하고 시간을 절약하며 PCB 보드의 중복을 방지합니다.