PCB 블로그 - 고속 PCB 보드 상호 연결 설계의 테스트 기술

고속 PCB 보드 상호 연결 설계 기술은 테스트, 시뮬레이션 및 다양한 관련 표준을 포함하며, 여기서 테스트는 다양한 시뮬레이션 분석 결과를 검증하는 방법 및 수단입니다.가장 중요한 테스트 방법과 수단은 상호 연결 설계 분석을 보장하는 필수 조건입니다.전통적인 신호 파형 테스트의 경우 Pigtail이 불필요한 노이즈를 도입하지 않도록 프로브 지시선의 길이에 중점을 둡니다.본고는 주로 상호 연결 테스트 기술의 새로운 응용과 발전을 토론하였다.최근 몇 년 동안 신호율이 높아짐에 따라 테스트 대상에 중대한 변화가 생겼다.신호 파형을 테스트하기 위해 기존의 오실로스코프에 국한되지 않습니다.전원 접지 소음, 동기식 스위치 소음 (SSN) 및 디더링 (jitter) 은 점차 상호 연결 설계 엔지니어들의 관심의 초점이되었으며 무선 주파수 분야의 일부 기기는 상호 연결 설계에 응용되었습니다.상호 연결 설계에서 일반적으로 사용되는 테스트 기기에는 스펙트럼 분석기, 네트워크 분석기, 오실로스코프 및 이러한 기기에 사용되는 다양한 프로브와 고정 장치가 포함되며, 이러한 기기는 증가하는 신호 속도에 맞게 크게 변경되었습니다.이 문서에서는 이러한 테스트 장비를 도구로 삼아 최근 몇 년 동안 상호 연결 설계 테스트 기술의 발전을 주로 소개합니다.

1) 테스트의 교정 방법

2) 소스 없는 부품의 모델링 방법

3) 전원 무결성 테스트

4) 클럭 신호 디더링 테스트 방법

세 가지 자주 사용하는 테스트 기기 중에서 네트워크 분석기의 교정 방법은 엄밀하고, 그 다음은 스펙트럼 분석기이며, 오실로스코프의 교정 방법은 간단하다.따라서 네트워크 분석기의 교정 방법에 대해 살펴보겠습니다.네트워크 분석기에는 Thru, TRL 및 SOLT와 같은 세 가지 일반적인 교정 방법이 있습니다.Thru의 본질은 규범화입니다.교정 중에 네트워크 분석기는 고정장치의 테스트 결과(S21_C)를 기록합니다.실제 테스트에서는 테스트 결과(S21_M)와 S21_C를 직접 나눗셈으로 연산해 DUT의 테스트 결과(S21_A)를 얻는다.Thru 정렬은 테스트 고정장치의 부조화 및 공간의 전자기 결합으로 인한 반사를 무시하므로 정렬 정밀도가 유지됩니다.이 교정 방법은 S21만 테스트하고 정밀도를 요구하지 않을 때 사용할 수 있습니다.PCB 보드 등 비동축 구조에서는 흔적선, 과공, 커넥터 등의 특성을 테스트해야 하는 경우가 있다. 이 경우 테스트 기기 공급업체가 표준 교정 부품을 제공하지 않아 테스트 교정 포트에서 테스트 교정 포트에서 좋은 개로, 합선, 매칭 부하 등 교정 부품을 만들기 어렵고,따라서 기존 SOLT 교정을 수행할 수 없습니다.TRL 교정을 사용하면 표준 교정 부품이 필요하지 않고 테스트 교정 포트가 원하는 위치로 확장될 수 있다는 장점이 있습니다.현재 TRL 보정은 PCB 보드 구조 테스트에 널리 사용되고 있습니다.SOLT는 일반적으로 표준 교정 방법으로 간주됩니다.교정 모델에는 총 12개의 교정 오차 매개변수가 있는데, 단락, 개로, 부하 및 관통을 사용하여 각종 오차를 교정하고 계산한다.테스트 장비 공급업체는 일반적으로 동축 교정 부품만 제공하기 때문에 SOLT 교정 방법은 비동축 구조에 사용할 수 없습니다.위의 세 가지 교정 방법은 모두 신호 흐름도를 통해 상세하게 분석할 수 있는데, 그 중 각 오차 파라미터는 신호 흐름도에 상응하는 파라미터가 있다.신호흐름도를 통해 각종 교정방법의 오차감도를 똑똑히 료해할수 있어 실제 시험의 오차범위를 료해할수 있다.여기서 짚고 넘어가야 할 점은 표준 SOLT 교정 방법이라도 교정 모델에서 다섯 개의 오차 매개변수를 무시한다는 것입니다.일반적으로 이 다섯 개의 오차 매개변수는 교정 정밀도에 영향을 주지 않습니다.그러나 사용 중에 고정장치 설계를 조정하는 데 주의를 기울이지 않으면 교정할 수 없는 현상이 발생한다.스펙트럼 분석기는 교정을 위한 표준 소스를 제공합니다.교정 프로세스 중에 내부 표준 소스를 고정장치 테스트를 통해 입력 포트에 연결하기만 하면 됩니다.교정하는 데 10분 정도 걸립니다.오실로스코프의 교정은 심지어 더 간단하다.내부 표준 소스에 프로브를 연결하고 확인합니다. 교정하는 데 약 1분 정도 걸립니다.

소스 없는 부품 테스트 및 모델링

신호 속도가 부단히 높아짐에 따라 소스 부품이 신호 체인에서의 역할은 갈수록 중요해진다.시스템 성능 시뮬레이션 분석의 정확성은 종종 소스 없는 부품의 모델 정밀도에 따라 달라집니다.따라서 소스 없는 컴포넌트의 테스트와 모델링은 다양한 장비 공급업체의 상호 연결 설계의 중요한 부분이 되고 있습니다.자주 사용되는 소스 없는 부품은 다음과 같습니다.

1) 커넥터

2) PCB 플레이트 라인 및 오버홀

3) 콘덴서

4) 인덕션 (자기)

고속 신호 무결성 설계에서 커넥터가 신호 링크에 미치는 영향.일반적으로 사용되는 고속 커넥터의 경우 TRL 교정 방법을 기반으로 교정 고정장치를 제작하고 커넥터를 테스트하고 모델링하여 시뮬레이션 분석을 수행합니다.PCB 트랙과 오버홀의 테스트 모델링 방법은 커넥터와 유사합니다.TRL 교정은 또한 테스트 포트를 원하는 위치로 이동한 다음 테스트 모델링을 수행하는 데 사용됩니다.

단일 보드 전원 임피던스 특성표

커패시터 모델은 신호 무결성 분석에서 응용되며 더 중요한 것은 전력 무결성 분석입니다.업계에서 자주 사용하는 용량 모델링 기기는 임피던스 분석기와 네트워크 분석기가 있는데, 각각 다른 주파수 대역에 적용된다.임피던스 분석기는 저주파 대역에, 네트워크 분석기는 고주파 대역에 각각 적용됩니다.실제 테스트에서 전력 무결성 테스트를 위해 네트워크 분석기를 사용하는 경우 모델링 및 어플리케이션의 일관성을 보장하기 위해 용량 모델링의 전체 주파수 대역에서 네트워크 분석기를 사용하는 것이 좋습니다.커패시터의 임피던스가 낮기 때문에 네트워크 분석기를 사용하여 모델링할 때 병렬 연결을 자주 사용합니다.현재 업계의 용량 모델링이 아직 해결하지 못한 문제는 클램프와 용량 사이의 상호 결합을 어떻게 제거하여 클램프가 모델링 결과에 미치는 영향을 줄이는 것이다.기존의 전원 설계에서는 일반적으로 소음 간섭을 줄이기 위해 센서 (마그네틱) 를 사용하여 전원을 분리합니다.실제 설계에서는 격리 전감 (자기 구슬) 이 자주 제거되어 오히려 전원의 소음을 낮춘다.이것은 센서 (자기 구슬) 와 다른 필터 부품의 공명 때문입니다.이를 피하기 위해서는 공명을 피하기 위해 센싱 (자기 구슬) 을 모델링하고 시뮬레이션할 필요가 있습니다.업계에서 많이 사용되는 인덕션 (마그네틱) 모델링 방법도 네트워크 분석기를 사용합니다.구체적인 방법은 용량 모델링 방법과 유사하다.다른 점은 센싱 (자기 구슬) 모델링 방법은 직렬 모드이고 커패시터 모델링 방법은 병렬 모드라는 것입니다.위의 소스 없는 부품의 모델링은 주로 신호 무결성 및 전력 무결성에 사용됩니다.최근 몇 년 동안 EMI의 시뮬레이션 분석은 점차 발전하기 시작했으며 EMI 소스 없는 부품의 테스트 모델링은 점차 상호 연결 설계의 중점이되었습니다.그림 1은 콘덴서의 임피던스 곡선을 보여줍니다.

전원 무결성 테스트

칩의 출력이 끊임없이 증가하고 작업 전압이 끊임없이 낮아짐에 따라 전원의 소음은 점차 상호 연결 설계에서 주목하는 대상이 되었다.테스트 대상을 보면 전력 무결성 테스트는 전력 시스템 특성 테스트와 전력 접지 소음 테스트로 두 단계로 나눌 수 있다.전자는 시스템 전원의 일부 성능에 대한 테스트 (무원 테스트), 후자는 시스템 작업 시 전원 접지 소음에 대한 직접 테스트 (유원 테스트) 이며, 동기 스위치 소음도 전원 접지 소음으로 분류할 수 있다.전력 시스템의 성능을 테스트할 때 일반적으로 네트워크 분석기를 사용하는데, 테스트 대상은 전력 시스템의 자체 임피던스와 전송 임피던스이다.정상적인 상황에서 전력 시스템의 임피던스는 네트워크 분석기 시스템의 임피던스 (50 옴) 보다 훨씬 작기 때문에 테스트 과정에서 패스스루 교정만 하면 공식 S21 = Z/25를 사용하여 전력 시스템의 저항을 얻을 수 있다.스펙트럼 분석기와 오실로스코프는 전원의 접지 소음을 측정하는 데 사용할 수 있습니다.스펙트럼 분석기의 입력 포트를 DC 구성 요소에 연결할 수 없습니다.따라서 전원의 접지 노이즈를 테스트할 때는 테스트 고정장치에 DC Blocking을 직렬로 연결해야 합니다.스펙트럼 분석기의 입력 임피던스는 50옴이며, 전원 접지 네트워크의 임피던스는 보통 밀리옴 수준이기 때문에 테스트 클램프는 측정 시스템에 영향을 주지 않는다.상술한 방법은 단판에서 전원 접지 소음을 측정하는 것인데, 칩 중의 전원 접지 소음이야말로 진정으로 칩의 작업에 영향을 주는 요소이다.이때 동기식 스위치 노이즈 테스트를 사용하여 칩의 전원 접지 노이즈를 확인할 필요가 있습니다.칩에 N개의 IO 포트가 있다고 가정하면, 그 중 하나는 정적으로 유지되고, 다른 하나는 N-1이 동시에 뒤집혀 정적 네트워크의 신호 파형, 즉 동기식 스위치 노이즈를 테스트한다.동기식 스위치 노이즈에는 전원 공급 장치 접지 노이즈와 패키지에서 서로 다른 신호 간의 간섭이 포함됩니다.아직 이 둘을 완전히 구분할 방법은 없다.

오실로스코프 입력 임피던스는 설정에 따라 변경됩니다.

일부 고급 제품에서 디더링은 점차 제품 성능에 영향을 주는 중요한 지표가 되었다.이 슬라이드에서는 클럭 신호의 디더링을 테스트하고 문제를 해결하기 위해 스펙트럼 분석기를 사용하는 방법에 대해 간단히 설명합니다.데이터 신호의 디더링 테스트는 일시적으로 포함되지 않습니다.대부분의 시스템에서 시계는 결정 발진기나 자물쇠 링에 의해 생성됩니다.시계 신호의 떨림 테스트는 상대적으로 간단하며 고급 테스트 장비가 필요하지 않습니다.공통 스펙트럼 분석기를 사용하여 문제를 파악할 수 있습니다.이상적인 시계 신호의 스펙트럼은 깨끗한 이산 스펙트럼으로 그 분량은 시계 주파수의 배수에 불과하다.시계 신호에 디더링이 있는 경우 방판이 이 곱셈기 근처에 나타나고 디더링 크기는 이 방판의 출력에 비례한다.스펙트럼 분석기를 사용하여 클럭 디더링을 테스트하는 구체적인 방법은 클럭 신호 체인에서 테스트 가능한 지점을 찾아 DC Blocking을 통해 해당 지점의 신호를 스펙트럼 분석기에 연결하고 테스트 결과를 관찰하는 것입니다.테스트 고정장치는 선형 시스템이므로 새로운 스펙트럼 컴포넌트를 생성할 염려가 없습니다.위에서 설명한 바와 같이 시계는 모두 결정 발진기나 자물쇠 링에 의해 생성됩니다.이 경우 클럭 디더링을 도입하는 중요한 이유 중 하나는 트랜지스터 발진기나 자물쇠 링의 전원 소음입니다.위의 방법을 사용하여 얻은 트랜지스터 발진기나 자물쇠 링의 전원 노이즈를 테스트하고 시계 스펙트럼의 측면 판막과 비교하여 시계 떨림의 원인을 기본적으로 확인할 수 있습니다.이 문제를 해결하는 방법은 시계 스펙트럼의 옆 판막에 따라 자물쇠 링 트랜지스터 발진기의 필터 회로를 재설계하는 것이다.일반적으로 이러한 문제는 필터 콘덴서를 합리적으로 선택하여 해결할 수 있습니다.

본고는 현재 상호 연결 설계 분야의 테스트 대상과 테스트 방법을 간략하게 소개하였다.신호 속도가 부단히 높아짐에 따라 새로운 테스트 내용이 나타나고 있는데, 여기에는 전원 대지 소음, 소스 없는 부품 모델링, 떨림 등이 포함된다.저자는 자신의 업무 경험에 근거하여 이러한 새로운 테스트 내용에 대해 일종의 테스트 방법을 제시했다.전통적인 신호 파형 테스트에서는 주로 지선의 길이를 줄여 꼬리 섬유가 소음에 결합되지 않도록 하고 테스트 정밀도를 낮추는 것을 고려한다.미래의 상호 연결 설계에서 신호 작업 주파수의 증가로 인해 작업 중점은 칩 패키지로 옮겨질 것이며, 관련 테스트 및 모델링 기술은 PCB 보드의 작업 중점이 될 것이다.