정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
이 문서는 PCB 보드 설계자가 IP를 사용하고 IP가 전체 PCB 보드의 설계를 빠르게 완료할 수 있도록 토폴로지 계획 및 라우팅 도구를 추가로 사용하는 데 중점을 둡니다.설계 엔지니어의 작업은 필요한 구성 요소를 소량 배치하고 해당 구성 요소 간의 핵심 상호 연결 경로를 계획하여 IP를 얻는 것입니다.IP가 확보되면 나머지 설계를 완료할 수 있는 PCB 보드 설계자에게 IP 정보를 제공할 수 있습니다.
설계 엔지니어는 IP를 획득하고, PCB 보드 설계자는 토폴로지 계획 및 라우팅 도구를 사용하여 IP를 지원하며, 전체 PCB 보드 설계를 빠르게 완료합니다.이제 설계 엔지니어와 PCB 보드 설계자 간의 상호 작용 및 반복 프로세스를 통해 정확한 설계 의도를 얻을 필요가 없습니다. 설계 엔지니어는 이러한 정보를 이미 보유하고 있으며 그 결과는 비교가 가능하며 PCB 보드 설계자에게 매우 도움이됩니다.많은 설계에서 설계 엔지니어와 PCB 보드 설계자는 대화형 배치 및 케이블 연결을 수행하며 양측 모두에서 많은 시간을 소비합니다.상호 작용은 필요하지만 시간이 많이 걸리고 비효율적입니다.설계 엔지니어가 제공하는 초기 계획은 어셈블리, 버스 너비 또는 핀의 적절한 축척 힌트가 없는 손으로 그린 그림일 수 있습니다.PCB 보드 설계자가 설계에 참여했기 때문에 토폴로지 계획 기술을 사용하는 엔지니어는 일부 구성 요소의 레이아웃과 상호 연결을 얻을 수 있지만 설계에는 다른 구성 요소의 레이아웃, 다른 IO 및 버스 구조 액세스 및 모든 상호 연결이 필요할 수도 있습니다.심지어 완성.PCB 보드 설계자는 토폴로지 계획을 채택하고 이미 배치된 구성 요소 및 아직 배치되지 않은 구성 요소와 상호 작용해야 합니다.이렇게 하면 레이아웃과 대화식 계획을 형성하여 PCB 보드 설계의 효율을 높일 수 있다.
주요 및 고밀도 영역의 레이아웃이 완료되고 토폴로지 계획이 확보됨에 따라 레이아웃은 최종 토폴로지 계획 이전에 완료될 수 있습니다.따라서 일부 토폴로지 경로는 기존 레이아웃을 사용해야 할 수도 있습니다.우선 순위가 낮지만 연결이 필요합니다.따라서 레이아웃 후에 평면의 일부가 위젯 주위로 생성됩니다.또한 이 계획에는 다른 신호에 필요한 우선 순위를 제공하기 위해 더 많은 세부 사항이 필요할 수 있습니다.상세한 토폴로지 계획, 이러한 버스를 계획하기 위해 PCB 보드 설계자는 기존의 장애물, 각 계층의 설계 규칙 및 기타 중요한 제약 조건을 고려해야 합니다.세부 정보 "1" 은 어셈블리 핀에서 벗어나 세부 정보 "2" 의 토폴로지 경로에 연결하기 위해 빨간색 최상위 레벨의 어셈블리 핀을 계획합니다.이 섹션은 패키지되지 않은 영역을 사용하며 레이어만 라우팅 가능 레이어로 식별합니다.설계의 관점에서 볼 때, 라우팅 알고리즘은 빨간색 토폴로지 경로의 최상위 연결을 사용합니다. 그러나 일부 장애는 알고리즘이 특정 버스를 자동으로 라우팅하기 전에 다른 레이어를 선택하도록 만들 수 있습니다.버스가 각 층에서 촘촘한 궤적으로 조직되면서 설계사는 세부'3'에서 3층으로의 이행을 계획하고 버스가 전체 노선을 운행하는 거리를 고려하기 시작했다.임피던스에 필요한 추가 공간을 수용하기 때문에 레이어 3의 토폴로지 경로가 최상위보다 넓습니다.또한 레이어 변환의 정확한 위치 (17개의 오버홀) 를 지정합니다.토폴로지 경로가 그림 3의 오른쪽 가운데 부분을 따라 세부 "4" 로 들어가면 토폴로지 경로 연결과 각 구성 요소 핀에서 많은 단비트 T자형 접점을 그려야 합니다.PCB 보드 설계자의 선택은 대부분의 연결 스트림을 레이어 3에 유지하고 구성 요소 핀을 연결하기 위해 다른 레이어에 침투하는 것입니다.따라서 기본 하네스에서 계층 4로의 연결 (분홍색) 을 나타내는 토폴로지 영역을 그려 단비트 T 매듭을 계층 2에 연결한 다음 다른 오버홀을 사용하여 장치 핀에 연결합니다.토폴로지 경로는 레이어 3에서 계속되며 소스 디바이스가 연결된 "5" 에 대해 자세히 설명합니다.그런 다음 소스 핀에서 소스 부품 아래의 드롭다운 저항기로 연결합니다.설계자는 다른 토폴로지 영역을 사용하여 레이어 3에서 레이어 1까지의 연결을 지정합니다. 여기서 컴포넌트 핀은 활성 부품과 드롭다운 저항기 간에 구분됩니다.이 단계의 세부 계획은 약 30초 만에 완료되었습니다.이 계획이 포착되면 PCB 보드 설계자는 즉시 경로설정하거나 추가 토폴로지 계획을 작성한 다음 자동 경로설정을 사용하여 모든 토폴로지 계획을 완료할 수 있습니다.계획 완료에서 자동 라우팅 결과까지 10초도 걸리지 않습니다.속도는 사실 중요하지 않다. 사실 디자이너의 의도를 무시하고 자동 배선의 질이 나쁘다면 완전히 시간을 낭비하는 것이다.다음 그림은 자동 경로설정 결과를 보여 줍니다.
토폴로지 라우팅
왼쪽 상단부터 컴포넌트 핀에서 나오는 모든 컨덕터는 레이어 1에 대한 설계자의 명확한 의도를 따르며 그림 4의 1 및 2와 같이 긴밀한 버스 구조로 압축됩니다.레이어 1과 레이어 3 사이의 변환은 세부 "3"에서 발생하며 공간 집약형 오버홀 형태를 취합니다.다시 한 번 말씀드리지만, 여기에는 임피던스를 고려했기 때문에 흔적선이 더 넓고 공간이 더 넓습니다. 실제 너비 경로와 같습니다.이 17 비트는 약 30 초 이내에 포착 할 수있는 레이어 및 경로 흐름에 대한 설계자의 의도를 나타내는 4 가지 다른 장치 유형으로 자세히 구분됩니다.그런 다음 약 10초 동안 고품질의 자동 라우팅을 수행할 수 있습니다.라우팅에서 토폴로지 계획에 이르는 추상적인 수준을 향상시킴으로써 전체적인 상호 연결 시간을 크게 단축시켰고, 설계자는 밀도와 상호 연결이 시작되기 전에 설계를 완료할 수 있는 잠재력에 대해 매우 분명하게 이해하게 되었다. 예를 들어 왜 라우팅이 설계에 머물러 있는가?왜 계획을 계속하고 나중에 흔적을 추가하지 않습니까?전체 토폴로지 계획은 언제 수립됩니까?위의 예를 고려할 때 프로젝트 변경 주문을 고려할 때 각 네트워크에 많은 세그먼트와 많은 구멍이 있는 17개의 독립형 네트워크(ECO, 엔지니어링)가 아닌 하나의 계획의 추상화를 다른 계획과 함께 사용할 수 있습니다. 이 개념은 특히 주문을 변경할 때 중요합니다.
엔지니어링 변경 양식(ECO)
다음 예제에서는 FPGA의 핀 출력이 아직 완료되지 않았습니다.설계 엔지니어는 이미 이러한 현실을 PCB 보드 설계자에게 알렸지만, 일정 때문에 FPGA 핀 출력이 완료될 때까지 가능한 한 설계를 추진해야 한다.핀이 알려진 상황에서 PCB 보드 설계자는 FPGA를 위한 공간을 계획하기 시작했으며, 설계자가 계획을 완료하는 동시에 다른 장치에서 FPGA로의 핀도 고려해야 한다.IO는 원래 FPGA의 오른쪽에 있을 예정이었으나 이제 FPGA의 왼쪽에 위치하여 핀 출력이 원래 계획과 완전히 달라졌습니다.설계자의 작업은 더 높은 추상 수준에서 수행되기 때문에 FPGA 주위에서 모든 궤적을 이동하는 오버헤드를 제거하고 이러한 궤적을 토폴로지 경로 수정으로 대체하여 이러한 변화에 적응할 수 있습니다.그러나 FPGA뿐만 아니라이러한 새 핀은 관련 장치에서 끌어낸 지시선에도 영향을 미칩니다.편평하게 봉인된 지시선의 진입 경로에 적응하기 위해서는 경로의 끝도 이동해야 한다.그렇지 않으면 흔적선을 왜곡하면 고밀도 PCB 보드의 귀중한 공간을 낭비하게 된다.이러한 비트의 왜곡은 설계가 끝날 때 충족되지 않을 수 있는 흔적선과 구멍을 통과하는 추가 공간을 필요로 한다.시간이 촉박하다면 이 모든 노선을 이렇게 조정할 수는 없다.관건은 토폴로지 계획이 더 높은 수준의 추상화를 제공하기 때문에 이러한 ECOs를 실현하는 것이 훨씬 쉽다는 것이다.설계자의 의도에 따라 설계된 자동 경로설정 알고리즘은 품질 우선 순위를 수량 우선 순위보다 높게 설정합니다.품질 문제가 확인되면 품질이 떨어지는 경로설정보다 연결에 실패하는 것이 좋습니다. 두 가지 이유가 있습니다.우선 결과가 좋지 않은 추적 및 기타 자동 라우팅 작업을 제거하는 것보다 죽은 연결을 만드는 것이 더 쉽습니다.둘째, 설계자의 의도를 실현하고 설계자가 연결의 질을 결정하도록 한다.그러나 이러한 점은 장애 추적을 위한 연결이 비교적 간단하고 현지화된 경우에만 유용합니다.좋은 예는 라우터가 100% 예약된 연결을 구현하지 못한다는 것입니다.이 점에서 질을 희생하기보다는 일부 계획이 실패하고 연결되지 않은 흔적을 남기는 것이 낫다.모든 경로설정은 토폴로지 계획을 통해 경로설정되지만 모든 경로설정이 컴포넌트 핀으로 연결되는 것은 아닙니다.이것은 고정 연결을 위한 공간을 확보하고 비교적 쉬운 연결을 제공합니다.
토폴로지 계획은 디지털 신호가 있는 PCB 설계 프로세스를 수반하는 도구로, 설계 엔지니어가 쉽게 사용할 수 있지만, 복잡한 계획 고려에 사용할 수 있는 특정 공간, 레이어 및 연결 흐름 기능도 가지고 있다.PCB 보드 설계자는 설계 초기나 설계 엔지니어가 IP를 획득한 후 토폴로지 계획 도구를 사용할 수 있는데, 이는 누가 이런 유연한 도구를 사용하여 설계 환경에 쉽게 적응하느냐에 달려 있다.토폴로지 라우터는 설계자의 계획이나 의도를 따르기만 하면 고품질의 라우팅 결과를 제공할 수 있습니다.토폴로지 계획은 ECOs를 마주할 때 별도의 연결보다 빠르게 작동하므로 토폴로지 라우터가 ECOs를 더 빠르게 채택하고 PCB 보드에서 빠른 결과를 제공할 수 있습니다.
