PCB 뉴스 - 고속 PCB 설계 PCB 설계, 케이블 연결, PCB

내용 미리보기: 1 소개 2.신호 무결성 문제 3.전자기 호환성 문제 4.전원 공급 장치 무결성 문제 5.고주파 회로 설계 공통 사양 6.디지털 혼합 회로 설계 공통 사양

1: 고주파 PCB의 정의 * 디지털 회로에서 고주파 회로인지 여부는 신호의 주파수가 아니라 신호의 상승과 하강연에 달려 있다.공식: F2=1/(Tr*Í), Tr는 신호의 상승/하강 지연 시간입니다.

*F2>100MHz, 고주파 회로를 고려해야 하며, 반드시 고주파 규칙에 따라 시스템 시계 주파수가 50MHz를 초과하여 상승/하강 시간이 5ns 미만인 장치를 사용하도록 설계해야 한다-디지털/아날로그 혼합 회로

* 논리 장치 상승/하강 시간 및 케이블 길이 제한 상승/하강 주 고조파 스펙트럼 분포 최대 전송 하강 시간 Tr분량 F2=1/Fmax=10* 거리(마이크로밴드) 선 거리(마이크로밴드) ÍTr F274HC 13-15ns 24MHz 240MHz 117cm74LS 9.5MHz 34MHz 85.5mHMHz 640MHz 45 3474ALS 2-10ns 160 MHz 1.6GHz 18 1374MHz 160 MHz 1.6GHz 18 1374F 1.5MHz 2.1GHz 12.5ECL12K 1.5ns 212Hz 2.1GHz 2.1GHz 12.5 10.5 ECL100K 10.5 ECL100K 0.75ns 0.75ns 424MHz 4.2GHz 4.2GHz 6 레거시 PCB 설계 방법의 비효율적 레이아웃 제어 방법: 다이어그램,PCB 설계의 모든 단계는 경험에 기반합니다.문제가 발견되면 처음부터 시작해야 합니다.기능 및 성능 테스트에서는 문제를 파악하기 어렵습니다.

신호 무결성 문제: 1.반성 문제 2.만담 문제 3.초조화 진동 4.지연 반사 문제: 전송선의 에코.일부 신호 출력 (전압 및 전류) 은 회로로 전송되어 부하에 도달하지만 일부 점은 반사됩니다.다중 반사 반사 원인: * 전원 공급 장치와 부하 간의 임피던스 불일치 * 케이블의 기하학적 형태 * 케이블 연결 방향, * 잘못된 컨덕터를 통한 끝 연결 * 커넥터를 통한 전송 * 전원 평면의 불연속성 등. 인터럽트 문제: * 인터럽트: 두 신호선 간의 결합 1.용량성 간섭 * 회로가 서로 일정한 거리에 가까워지면 발생합니다. * 용량성 결합은 결합 전류를 감지합니다.유도 직렬 * 불필요한 변압기의 초급 코일과 차급 코일 사이의 신호 결합 * 유도 결합 트리거 결합 전압.

직렬 문제: PCB 계층의 매개변수, 신호선 간격, 구동단과 수신단의 전기적 특성 및 선로 단접 방법은 직렬 교란에 일정한 영향을 미칩니다. * 커패시터와 센싱의 직렬 교란은 부하 임피던스가 증가함에 따라 증가하므로 직렬 교란에 취약한 모든 선로는 선로 임피던스 단접을 사용해야 합니다.커패시터 간섭을 줄이는 방법: * 신호선을 분리하면 신호선 사이의 커패시터 결합 에너지를 줄일 수 있습니다. * 지선을 사용하여 신호선을 분리하면 커패시터 결합을 줄일 수 있습니다.지선은 효율성을 위해 1 / 4인치마다 연결해야 합니다.(파장은 신호가 단위 시간당 전송되는 거리를 말합니다.) / / / / / / / / \ / / / / / / / / / / / / / / / / / / / / 일반적인 원리: 2-5cm마다 구멍을 뚫습니다. 커패시터 인터럽트의 시뮬레이션 결과 = = = = = = = = = = = = = = = = = 감지 인터럽트를 줄이는 방법 * 감지 인터럽트 문제를 해결하기 위해루프의 크기를 최대한 줄여야 합니다.* 신호 회선이 공용 경로를 공유하지 않도록 함으로써 감지 인터럽트, 오버 및 진동도 줄일 수 있습니다.* 오버 클럭: 오버 클럭 또는 버스 데이터 읽기 / 쓰기 오류가 발생합니다.* 울림: 울림은 오버 및 다운스트림을 반복합니다.신호의 진동과 주위의 진동은 선로의 과도한 전감과 용량으로 인해 일어난다.진동은 저감상태에 속하고 주위진동은 과저감상태에 속한다.진동은 적절한 종단 연결을 통해 감소할 수 있지만 완전히 제거할 수는 없습니다. 시간 지연: 버스 세트의 각 신호선에 대한 서로 다른 시간 지연 클럭 및 신호: 가능한 한 넓은 창 / / / / / / / / / \ / / / / / / / / / / / / / / / / / / / / 전자 호환성 문제 * 전자 간섭(EMI) 문제 1.원형 설계로 안테나 효과 2.전원 공급 장치 레이어의 슬롯은 1/4 파장의 안테나 * 집약적인 오버홀 (예: BGA 패키지된 장치) * 대형 커넥터 (특히 후면판) 3을 형성합니다.감지 소자.참고: 컴포넌트 표면의 두 평행 전감은 변압기를 형성합니다.불합리한 반환 경로로 인해 불완전한 접지 평면으로 인한 EMI 불완전한 접지 평면으로 인해 큰 EMI가 불완전한 접지 평면을 고려하지 않는 시뮬레이션은 부정확합니다 //////////// 전원 무결성 문제 * 고출력 고속 장치: 큰 순간적 전류 필요 * 접지 계층과 전원 계층 불완전: 1.분할, 통과 2.커넥터 * 필터 콘덴서: 3.수량, 용량, 레이아웃, 전원 필터 콘덴서의 선택: 이 시스템은 고주파 소음과 낮은 C0G(비철자기)형 주파수 소음이 있다.0.01 ° F의 큰 전기 용기를 병렬로 연결하면 다른 유형의 콘덴서보다 더 높습니다.커패시터, 소형 ESL 장치, 매우 작은 0.1°F 커패시터,ESL 장치는 고주파에서 필터 범위를 확장할 수 있으며 더 나은 필터 성능을 제공합니다. /////\////////////// 원리도 설계 사양 신호 무결성 및 전자기 호환성 고려 PCB 완료 후 원리도와 PCB의 대응성 일반 규칙 및 요구 사항 * 통일된 요구에 따라 용지 크기를 선택합니다.회로 다이어그램의 프레임 형식, 그래픽 기호 및 텍스트 기호. * 부품은 제품의 전기 작동 방식에 따라 오른쪽에서 왼쪽으로, 위에서 아래로 일련의 행으로 정렬되어야 합니다. * 용지를 정렬할 때 전원 공급 장치는 일반적으로 왼쪽 아래, 입력부는 오른쪽,출력은 왼쪽에 있습니다. * 그림에서 이동식 부품 (예: 릴레이) 의 작동 상태는 전원이 켜져 있거나 켜져 있지 않습니다. * 모든 칩의 전원 및 접지 핀을 사용합니다 / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / / /신호 무결성 및 전자기 호환성 고려 * 입력 및 출력 신호에 적절한 필터/흡수 장치 추가필요한 경우 실리콘 순식간 전압 흡수 다이오드 또는 저항기 SVC를 추가합니다. * 고주파 신호 출력 단자의 직렬 저항기. * 고주파 영역의 디커플링 콘덴서는 낮은 ESR의 디커플링 콘덴서 또는 탄탈럼 콘덴서여야 합니다. * 디커플링 콘덴서 값을 결정할 때문파 요구 사항을 충족하는 경우 공명 주파수를 높이기 위해 값이 작은 콘덴서를 선택합니다. * 각 칩의 전원에는 디커플링 콘덴서, 같은 칩의 각 모듈의 전원에는 디커플링 콘덴서를 별도로 추가해야 합니다.고주파의 경우 전원 공급 장치 측면에 자기 구슬 / 센서를 추가해야 합니다.