정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
Q: 고속 동글 PCB를 사용할 때 PCB 보드 레이아웃의 중요한 규칙은 무엇입니까?A: 설계 성능이 데이터 테이블의 기술 사양에 부합하는지 확인하려면 몇 가지 지침을 따라야 합니다.먼저, "AGND와 DGND 지면을 분리해야 합니까?"라는 일반적인 질문이 있습니다. 간단한 대답은 상황에 달려 있습니다.
자세한 대답은 일반적으로 분리되지 않습니다.대부분의 경우 접지평면을 분리하면 환류의 전기 감각만 증가할 뿐 득보다 실이 크기 때문이다.공식 V = L (di/dt) 에서 볼 수 있듯이 전기 감각이 증가함에 따라 전압 소음이 증가할 것이다.스위치 전류가 증가함에 따라 (변환기 샘플링 비율이 증가하기 때문에) 전압 소음도 증가합니다.따라서 접지 평면은 함께 연결되어야 합니다.예를 들어, 일부 응용 프로그램에서는 전통적인 설계 요구 사항을 충족시키기 위해 일부 영역에 더러운 버스 전원 또는 디지털 회로를 배치할 필요가 있습니다.또한 크기 제한으로 인해 보드 레이아웃이 제대로 구분되지 않습니다.이런 상황에서 지평면을 분리하는것은 량호한 성능을 실현하는 관건이다.그러나 이러한 접지 평면은 전체 설계를 효율적으로 수행하기 위해 회로 기판의 어느 지점에 있는 다리나 연결 지점을 통해 연결되어야 합니다.따라서 첨부 점은 별도의 접지 평면에 균일하게 분포되어야 합니다.마지막으로 PCB 보드에는 일반적으로 성능 저하 없이 반환 전류가 연결점을 통과할 수 있는 연결점이 있습니다.이 연결점은 일반적으로 변환기 근처 또는 아래에 있습니다.
전원 레이어를 설계할 때는 이러한 레이어에 사용할 수 있는 모든 동선을 사용해야 합니다.가능하다면 이 층들이 흔적선을 공유하지 못하게 해야 한다. 추가 흔적선과 구멍이 전력층을 더 작은 부분으로 분할해 전력층을 빠르게 손상시킬 수 있기 때문이다.이로 인해 발생하는 희소 전력층은 전류 경로를 이러한 경로가 가장 필요한 곳, 즉 변환기의 전력 핀으로 압출할 수 있다.구멍과 흔적선 사이의 전류를 압출하면 저항이 증가하여 변환기 전원 핀의 전압이 약간 감소합니다.
마지막으로 전력 레이어의 배치가 중요합니다.아날로그 전원 계층에 노이즈 높은 디지털 전원을 계층화하지 마십시오.그렇지 않으면 두 레이어가 서로 다른 레이어에 있지만 결합할 수 있습니다.시스템 성능 저하의 위험을 최소화하기 위해 설계에서 이러한 유형의 레이어는 가능한 한 계층화되지 않고 분리되어야 합니다.아울러 인쇄회로기판 (PCB) 전력전송시스템 (PDS) 의 설계를 논의할 때 이 임무는 종종 무시되지만 시스템 수준의 아날로그와 디지털 디자이너에게는 매우 중요하다.PDS(전력 전송 시스템)는 전원 공급 장치의 전류 요구 사항에 응답하여 발생하는 전압 텍스쳐를 최소화하도록 설계되었습니다.모든 회로에는 전류가 필요하며 어떤 회로는 더 큰 전류가 필요하고 어떤 회로는 더 빠른 속도로 전류를 제공해야 한다.완전 디커플링된 저임피던스 전원 레이어나 접지층 및 양호한 PCB 스택으로 회로 전류 수요로 인한 전압 문파를 최소화할 수 있다.예를 들어, 설계된 스위치 전류가 1A이고 PDS의 임피던스가 10m이면 최대 전압 문파는 10mV입니다.
우선 더 큰 축전기를 지원하는 PCB 스택 구조를 설계해야 한다.예를 들어, 6층 스택에는 상단 신호 계층, 첫 번째 접지 계층, 첫 번째 출력 계층, 두 번째 출력 계층, 첫 번째 두 번째 접지 계층 및 하단 신호 계층이 포함될 수 있습니다.제1접지층과 제1공률층은 층첩구조에서 서로 접근하고 2층간의 거리는 2~3밀이로 규정하여 본 징층용량을 형성한다.이 콘덴서의 가장 큰 장점은 PCB 제조 지침에 명시하기만 하면 무료로 제공된다는 것입니다.전원 평면을 구분해야 하고 동일한 계층에 VDD 전원 레일이 여러 개 있는 경우 가능한 한 큰 전원 평면을 사용해야 합니다.구멍을 남기지 말고 민감한 회로에 주의해야 한다.이렇게 하면 VDD 레이어의 커패시터가 최대화됩니다.설계에서 추가 레이어를 허용하는 경우 (이 경우 6층부터 8층까지) 첫 번째 및 두 번째 전원 평면 사이에 두 개의 추가 접지 평면을 배치해야 합니다.코어 피치도 2~3밀이일 때 층압 구조의 고유 용량은 두 배로 늘어난다.
이상적인 PCB 스택의 경우 전원 계층의 시작점과 DUT 주위에 디커플링 콘덴서를 사용해야 합니다.이렇게 하면 PDS 임피던스가 전체 주파수 범위에서 낮게 유지됩니다.몇 개의 0.001에서 100까지의 콘덴서를 사용하면 이 범위를 커버하는 데 도움이 된다.도처에 콘덴서가 있을 필요는 없다;그러나 DUT를 마주하는 콘덴서는 모든 제조 규칙을 위반합니다.만약 이렇게 엄격한 조치를 취해야 한다면 전기회로에는 또 다른 문제가 있다.
