PCB 뉴스 - PCB 다중 레이어 보드 설계에서 EMI 문제를 해결하는 방법

PCB 다중 레이어 회로 기판 설계에서 EMI 문제를 해결하는 방법은 EMI 문제를 해결하는 여러 가지가 있습니다.현대 EMI 억제 방법에는 EMI 억제 코팅, 적합한 EMI 억제 부품 선택, EMI 시뮬레이션 설계가 포함됩니다.이 기사는 기본적인 회로 기판 레이아웃에서 시작하여 심천 회로 기판 제조업체의 편집자가 EMI 방사선을 제어하는 PCB 다층 회로 기판의 계층 스택의 역할과 설계 기술에 대해 논의합니다.

전원 버스

IC의 전원 핀 근처에 적절한 용량의 콘덴서를 적절히 배치하면 IC 출력 전압 홉이 빠르게 변경됩니다.그러나 문제는 여기서 끝나지 않았다.콘덴서의 주파수 응답이 제한되어 있기 때문에 콘덴서는 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 출력을 생산할 수 없다.또한 전원 버스에서 형성된 순간적 전압은 디커플링 경로의 전감에서 전압 강하를 형성하며 이러한 순간적 전압은 주요 공통 모드 EMI 간섭원입니다.우리는 이 문제들을 어떻게 해결해야 합니까?

우리 회로 기판의 IC의 경우, IC 주변의 전력 계층은 이산 콘덴서에서 누출된 에너지의 일부를 수집하여 청정 출력에 고주파 에너지를 제공하는 뛰어난 고주파 콘덴서로 간주될 수 있습니다.또한 양호한 출력층의 감응은 작아야 하기 때문에 감응으로 합성된 순간적 신호도 작아 공통모드 EMI를 낮춘다.

물론 전원 계층과 IC 전원 핀들 사이의 연결은 가능한 한 짧아야 합니다. 디지털 신호의 상승 추세가 점점 빨라지고 있기 때문에 IC 전원 핀이 있는 용접판에 직접 연결하는 것이 좋습니다.이것은 단독으로 토론해야 한다.

공통 모드 EMI를 제어하려면 전력 평면이 디커플링에 도움이 되고 충분히 낮은 전기 감각을 가져야 합니다.이 동력 평면은 반드시 정교하게 설계된 동력 평면이어야 한다.누가 물어볼지도 몰라요, 얼마나 좋아요?이 질문에 대한 대답은 전원 공급 장치의 계층, 계층 간의 재료 및 작동 빈도 (즉, IC 상승 시간의 함수) 에 달려 있습니다.일반적으로 전력층의 간격은 6mil이고 중간층은 FR4 유리섬유판재료이며 전력층의 평방인치당 등효용량은 약 75pF이다.분명히 층 간격이 작을수록 용량이 커진다.

상승시간이 100~300ps 사이인 부품은 많지 않지만 현재 IC 개발속도에 따라 상승시간이 100~300ps 범위인 부품이 높은 비율을 차지할 것으로 보인다.상승시간이 100~300ps인 회로의 경우 3mil 계층 간격은 더 이상 대부분의 응용프로그램에 적용되지 않습니다.당시 FR4 유리섬유판 개전 재료 대신 층간 간격이 1밀보다 작은 층별 기술이 필요했고, 고개전 상수를 가진 재료를 사용했다.이제 세라믹과 세라믹 플라스틱은 100 ~ 300ps 상승 시간 회로의 설계 요구 사항을 충족시킬 수 있습니다.

미래에는 새로운 재료와 새로운 방법이 사용될 수 있지만 오늘날 흔히 볼 수 있는 1~3ns 상승 시간 회로, 3~6mil 층 간격 및 FR4 전매체 재료의 경우 일반적으로 고급 고조파를 처리하고 순간 신호를 충분히 낮출 수 있다. 즉, 공통 모드 EMI는 매우 낮게 낮출 수 있다.이 문서에서 제시된 PCB 계층형 스태킹 설계 예는 3 ~ 6밀의 귀 간격을 가정합니다.

전자기 차폐

신호 흔적선의 관점에서 볼 때, 좋은 계층화 전략은 모든 신호 흔적선을 한 층 또는 몇 층 위에 놓는 것이어야 하며, 이러한 층은 전원 층이나 접지층에 바짝 붙어 있어야 한다.전원 공급 장치의 경우 전원 계층이 접지층과 인접하고 전원 계층과 접지층 사이의 거리가 가능한 한 작아야 합니다.이것이 바로 계층화 전략입니다.

PCB 보드 스태킹

EMI를 차단하고 억제하는 데 도움이 되는 스태킹 정책은 무엇입니까?다음 계층형 스태킹 시나리오는 전원 공급 장치의 전류가 단일 레이어에서 흐르고 단일 전압 또는 여러 전압이 같은 레이어의 다른 부분에 분산되어 있다고 가정합니다.여러 전력 계층에 대한 자세한 내용은 나중에 설명합니다.

4층 회로기판

4 계층 회로 기판의 설계에는 몇 가지 잠재적인 문제가 있습니다.우선 두께가 62밀이인 전통적인 4층판은 신호층이 외층에 있고 전원층과 접지층이 내층에 있어도 전원층과 접지층 사이의 거리가 여전히 너무 크다.

비용 요구사항이 최우선인 경우 다음 두 가지 기존 4 계층 구조 대안을 고려할 수 있습니다.이 두 솔루션 모두 EMI 억제 성능을 향상시킬 수 있지만 보드에 있는 구성 요소의 밀도가 충분히 낮고 구성 요소 주위에 충분한 면적의 응용 프로그램 (필요한 전원 구리 레이어 배치) 에만 적용됩니다.

첫 번째는 선호 솔루션입니다.PCB 회로 기판의 바깥쪽은 모두 접지층이고 중간 두 층은 신호/전원 층이다.신호층의 전원은 넓은 선으로 배선하여 전원 전류의 경로 임피던스를 낮게 할 수 있으며 신호 마이크로밴드 경로의 임피던스도 낮게 할 수 있다.EMI 제어 측면에서 볼 때, 이것은 현재 가장 좋은 4층 PCB 구조이다.두 번째 시나리오에서는 바깥쪽은 전원과 접지를 사용하고 가운데 두 층은 신호를 사용한다.기존 4 계층 패널에 비해 향상이 적고 계층 간 임피던스가 기존 4 계층 패널과 동일하게 떨어집니다.

만약 당신이 흔적선의 저항을 통제하려면 상술한 쌓기방안은 반드시 아주 조심스럽게 흔적선을 전원과 접지 동도 아래에 배치해야 한다.또한 전원 또는 접지층의 구리 섬은 직류 및 저주파 연결을 보장하기 위해 가능한 한 상호 연결해야 합니다.

6층 회로기판

계층 4 보드의 컴포넌트 밀도가 상대적으로 높으면 계층 6 보드가 가장 좋습니다.그러나 6층 회로기판의 설계에서 일부 스태킹 방안은 전자장을 차단하기에 부족하며 전원 버스의 순간적 신호를 낮추는 데 큰 영향을 미치지 않는다.다음은 두 가지 예를 토론하겠습니다.

첫 번째 예에서는 전원 공급 장치가 두 번째 레이어와 다섯 번째 레이어에 배치됩니다.전원 공급 장치의 높은 구리 임피던스로 인해 공통 모드 EMI 방사선을 제어하는 것은 매우 불리합니다.그러나 신호 임피던스 제어의 관점에서 볼 때 이 방법은 매우 정확합니다.

두 번째 예에서는 전원 공급 장치가 계층 3과 계층 4에 배치됩니다.이 설계는 전원 구리 임피던스 문제를 해결합니다.1층과 6층의 전자기 차폐 성능이 떨어지기 때문에 차형 EMI가 증가한다.만약 두 외층에 있는 신호선의 수량이 가장 적고 흔적선의 길이가 아주 짧다면 (신호의 최고고조파장의 20분의 1보다 짧다.) 이런 설계는 차형EMI문제를 해결할수 있다.차형 EMI를 억제하는 데 특히 좋은 외부 레이어에 어셈블리 및 동선이 없는 복동 영역을 채우고 복동 영역을 접지 (1 / 20 파장마다 간격) 합니다.앞에서 설명한 대로 여러 점에서 구리 영역을 내부 접지 평면에 연결할 필요가 있습니다.

。