정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
역조립칩은 말 그대로 칩의 앞면 (IC회로를 만드는 쪽) 을 아래쪽으로 기판에 연결하는 패키징 방법이다.전신호 단자는 전통적인 용접재로 만들어졌으며 기판과 서로 연결할 수 있다.이 유형의 상호 연결에서는 입력 및 출력 단자 (I/O) 가 전체 칩을 덮을 수 있으므로 동일한 피치에서도 역장착 칩 상호 연결의 밀도가 지시선 연결의 밀도보다 훨씬 높습니다.지시선 결합 상호 연결에서 I/O는 칩 주위에만 배치할 수 있습니다.따라서 아무리 간격이 좁아도 역장착 칩이 서로 연결되는 I/O 밀도를 구현할 수 없습니다.볼록 블록 기술은 전체 역조립 칩 상호 연결 기술의 관건이다.
웨이퍼 볼록점 기술 개요 웨이퍼 볼록점을 만드는 관건은 퇴적 볼록점 아래 금속층(UBM)이다.IBM이 초기에 사용한 용어는 볼 구속 금속화 레이어 (BLM) 이며, 그 역할은 상호 연결을 위한 결합 레이어를 제공하는 것입니다.볼록 블록 재료의 원자가 아래의 금속 구조로 확산되는 것을 방지하기 위해 원자 확산 차단층을 제공한다.아래의 개전 재료와 금속은 접착층을 제공하고 차단층 역할을 하여 오염물이 개전층의 수평 방향을 따라 아래의 금속으로 이동하는 것을 방지한다.
현재 사용되는 대부분의 UBM은 사출 프로세스를 통해 만들어집니다.사출 공정은 UBM을 제조하는 데 가장 비용 효율적인 공정입니다. 특히 증발 공정과 비교할 때 더욱 그렇습니다.용접점 구조의 신뢰성에 영향을 주는 가장 직접적인 요인은 UBM의 생산 품질입니다. 일반적으로 UBM 구조는 손상 없이 여러 번(일반적으로 최대 20번) 환류를 견뎌야 합니다.UBM은 용접재의 볼록점과 용접판의 금속화 레이어를 결합하는 구조이기 때문에 절단 응력과 신축 응력 테스트도 통과해야 한다.기계 손상 테스트에서 용접재 볼록 블록의 실효의 일반적인 기준은 실효가 용접재 자체에서 발생하는 것이다.따라서 UBM은 충분한 강도를 가져야 합니다.시간, 온도, 습도, 오프셋 전압 등의 요인으로 인해 성능이 저하되지는 않습니다.
리셋 칩 시장 추세 리셋 칩 패키지는 이미 주류 패키지 상호 연결 기술이 되었다.지금까지 역조립 칩은 실제로 상호 연결 기술이 아니라 패키지로 여겨졌다.예를 들어, 역조립 칩 그리드 어레이 패키징(FCBGA)은 주로 계층형 기판 기술을 사용하여 조립 및 패키징 과정을 수행하지만 고성능 집적회로 응용에만 국한된다.
다음 그림은 역장착 칩의 응용 분야를 보여줍니다.
(1) 볼록점 간격: 볼록점 간격을 줄이면 I/O 밀도가 증가합니다.아스팔트 변화의 추세 (250 마이크로미터에서 125 마이크로미터로 점차 이행);
(2) 용접점 오목법: 증발 실크스크린 인쇄 도금;
(3) 볼록 블록 용접재 성분: 고연 함량 저공정 무연 (Sn-Ag)-Cu 기둥 간격 <125 마이크로미터;
(4) 포장 성분: 세라믹 기판 고밀도 상호 연결층 압판 기판 예침층 압판 기판 저열 팽창 계수층 압판 기판?코어 없는 기판.
(5) 패키징 구조: 밀봉 단일 덮개 (SPL) - 비밀봉 단일 덮개 강화 부품 + 덮개 나체 칩 성형
기존 FCCSP의 애플리케이션 시장은 다음과 같습니다.
FCCSP 애플리케이션 시장:
(1) 칩 크기에 대한 볼록 블록 (I/O) 밀도: 200 I/O 이상 또는 5.5mm 이상의 칩 크기에 사용됩니다.저밀도 제품은 WLCSP를 사용하여 더 나은 비용과 더 낮은 비용을 제공합니다.
(2) 저전력: 일반 전력 <2w, =""on=""chip=""board level=""packaging=""can=""be=""used=""for=""power=""bare=""fccsp="">2w)에 따라 다릅니다.
(3) 면적: 핸드헬드 장치의 경우 40nm/65nm 기술로 칩 크기를 줄였지만 더 많은 I/O로 인해 주변 I/O를 배치할 수 있는 면적이 부족하기 때문에 기판 지시선을 사용하여 이 영역을 부채질할 필요가 있다.
(4) 가격: 높은 I/O 작은 크기 칩의 경우 주변 면적 부족, Au 라인 비용 및 지시선 부팅에 사용되는 큰 크기 기판이 가격 경쟁력이 있는 FCCSP의 발전을 촉진합니다.
(5) 성형, 테스트와 그립이 용이하며 흔히 CABGA와 같은 형식이다.
그것은 줄곧 사람을 흥분시키는 포장 기술이다.그러나 전통적인 지시선 결합 패키지에 비해 그 비용은 역조립 칩이 주류 기술이 되는 것을 제한한다.그러나 비용 제한이 점차 제거되고 있으며 스트라이프 패키징 역장착 칩의 사용으로 비용이 크게 절감되고 있습니다.층압기판은 대부분의 제품 원가를 차지하기 때문에 층압기판의 원가를 낮추는 것이 역조립 칩의 포장 원가를 낮추는 가장 효과적인 방법이다.
또한 FPFC 설계에 대해 Amkor는 기존의 면적 어레이 역장착 칩 설계를 정교한 간격 설계로 전환하는 많은 연구를 진행했다.80% 의 연구에 따르면 미세 간격 외곽 설계는 금속 층의 감소와 외부 크기의 감소로 인해 라이닝 비용을 줄일 수 있습니다.역조립 칩 패키징 기판의 비용 (최고 비용) 을 낮춤으로써 역조립 칩 패키징을 다른 시장에서 널리 사용할 수 있습니다.
