정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
가장 신뢰할 수 있는 PCB 및 PCBA 맞춤형 서비스 팩토리
IC 기판

IC 기판 - 웨이퍼 레벨 패키지 기술 소개

IC 기판

IC 기판 - 웨이퍼 레벨 패키지 기술 소개

웨이퍼 레벨 패키지 기술 소개

2021-07-12
View:825
Author:Kim

웨이퍼에서 단일 유닛을 절단한 후 이를 패키지하는 기술은 수십 년 동안 반도체 집적회로를 패키지하는 규범이었다.그러나 높은 제조 비용과 오늘날 모듈의 RF 구성 요소가 증가하고 있기 때문에 현재 주요 반도체 제조업체는 아직 이런 방법을 채택하지 않고 있다.따라서 웨이퍼 레벨 패키징 (WLP) 의 출현은 저비용 패키징 발전의 패러다임 전환을 초래했다.WLP는 웨이퍼 패키징 부품을 절단하기 전의 웨이퍼 레벨 패키징 기술입니다.


표준 도구와 프로세스를 사용하여 WLP는 웨이퍼 제조 프로세스의 확장으로 사용됩니다.결국 제조된 WLP DIE는 칩 표면에 금속화 용접판을 가지고 웨이퍼를 절단하기 전에 각 용접판에 용접점을 쌓습니다.이것은 반대로 WLP를 전통적인 PCB 조립 공정과 호환시키고 웨이퍼 자체에서 부품 테스트를 할 수 있도록 한다.따라서 이것은 특히 칩 크기가 증가하고 칩 DIE가 축소될 때 상대적으로 저렴하고 효율적인 프로세스입니다.지난 수십 년 동안 웨이퍼의 크기는 지름의 4 인치, 6 인치, 8 인치에서 12 인치로 증가했습니다.이로 인해 웨이퍼당 DIE 수가 증가하여 제조 비용이 절감됩니다.전기 성능의 경우, WLP는 다른 패키징 기술보다 우수합니다. WLP 부품이 밀집된 RF 모듈에 통합되면 부품과 PCB 간의 상호 연결이 상대적으로 짧기 때문에 EM 기생 결합을 크게 줄일 수 있습니다. 일부 유형의 CSP 기술에서 사용되는 지시선 결합 상호 연결과는 다르기 때문입니다.


WLP 칩 역장착 칩 기술

제어 가능한 접이식 칩 연결 (C4) 이라고도 불리는 역조립 칩 기술은 IBM이 1960년대에 개발한 몇 가지 칩 조립 기술 중 하나이다.비록 지시선 결합을 기반으로 한 패키징 기술은 하드웨어 구축 후 실험실 디버깅에 사용되는 자유 감지 능력에서 더욱 유연하고 양호한 열전도성을 제공하지만, 역조립 칩 패키징 기술에서 용접재를 사용하여 볼록하게 하여 패키징 라이닝과 칩 사이의 전기 연결은 상대적인 사이즈 감소, 지연 감소를 제공한다.그리고 입력과 출력 핀에 대한 더 나은 격리.그림 1은 칩 표면에서 자라는 Cu 기둥의 상단에 용접구가 있는 기판의 칩 DIE의 기본 구조를 보여줍니다.용접점은 일반적으로 용접점에 기계적 지원을 제공하는 충전 몰드 화합물로 포장됩니다.


웨이퍼 레벨 패키지


WLP 칩 레벨 패키지

칩 레벨 패키징(CSP)은 마이크로 전자 및 반도체 산업에서 가장 일반적으로 사용되는 패키징 방법 중 하나입니다.마이크로칩 제조업체는 이미 몇 가지 유형의 CSP 기술을 사용할 수 있지만 새로운 유형의 CSP는 새로운 기능을 지원하고 특정 제품을 새로 적용하는 제품에 대한 요구를 충족시키기 위해 계속 등장하고 있습니다.이러한 패키지 요구 사항은 필요한 안정성, 비용, 추가 기능 및 전체 크기에 따라 달라질 수 있습니다.말 그대로 CSP의 패키징 크기는 칩 DIE 크기와 거의 동일하며 이는 주요 이점 중 하나입니다.WLP 제조 공정을 채택함으로써 CSP는 가능한 한 작은 패키징 튜브 코어 크기 비율을 달성하기 위해 끊임없이 발전하고 있습니다.그림 2에서 볼 수 있듯이, 패키지의 BGA(Gold Garder Array)형 CSP는 다양한 상호 연결을 허용하는 동시에 PCB 케이블 연결을 단순화하여 PCB 조립 처리량을 높이고 제조 비용을 절감합니다.



칩 레벨 패키지(CSP)의 기본 구조

기타 패키지 기술

또한 응용 프로그램 맞춤형 모듈 패키지에 원활하게 통합할 수 있는 통합 IC 패키지의 다른 형태도 있습니다.4면 패키징(QFP)은 최초의 표면 장착 IC 패키징 기술 중 하나로, 이 중 패키징의 구조는 그림 3(a)과 같이 확장된 상호 연결 지시선을 가진 네 측면으로 구성되어 있다.볼록한 지시선은 패키징 프레임에 연결되어 지시선과 칩 DIE 금속 사이에 일치하는 컴포넌트로 사용할 수 있는 금속-절연체-금속(MIM)형 커패시터를 형성합니다.이 기술은 패키지의 외곽 핀을 100개 이상 장착할 수 있는 밀리미터 크기의 IC에 적용된다.사용하는 재료에 따라, 이 유형의 패키지에는 세라믹 사각 편평 패키지, 얇은 사각 편평 패키지, 플라스틱 사각 편평 패키지 (플라스틱 사각 편평 패키지) 및 금속 사각 편평 패키지 (MQFP) 와 같은 몇 가지 파생물이 있습니다.그림과 같이 QFN, Quad Flat No Lead. 3(b)는 납작한 구리 지시선 프레임과 라디에이터 열 전달 패드로 사용되는 플라스틱으로 포장된 몇 가지 표면 장착 패키지 기술 중 하나입니다.지시선 접합은 연결에도 사용될 수 있습니다. 접합선은 도체뿐만 아니라 감지기이기 때문에 일반적으로 전체 설계의 일부로 간주되지 않는 한 이러한 패키징 기술에서 부품의 성능에 영향을 미칩니다.QFN은 네 개의 측면으로 구성된 상호 연결이지만 이중 평면 지시선 없는 지시선 (DFN) 도 이미 나타나 상호 연결 평면 지시선의 양쪽을 형성합니다.


4평 포장과 4평 무침 포장