전자 설계 - PCB 보드 설계의 EMC/EMI 제어 기술

집적회로 부품의 집적도가 높아지고 설비가 점차 소형화되고 부품의 속도가 높아짐에 따라 전자제품의 EMI 문제는 더욱 심각해졌다.시스템 장치의 EMC/EMI 설계 관점에서 볼 때, 장치의 PCB 설계 단계에서 EMC/EMI 문제를 올바르게 처리하는 것은 시스템 장치가 전자기 호환성 표준을 충족하는 가장 효과적이고 비용이 적게 드는 방법입니다.디지털 회로 PCB 설계에서 EMC/EMI 제어 기술의 적용을 소개합니다.

1. EMI 생성 및 억제 원리

EMI의 발생은 전자기 간섭원이 결합 경로를 통해 민감한 시스템으로 에너지를 전송하기 때문에 발생한다.그것은 세 가지 기본 형식을 포함한다: 도선이나 공공 접지를 통한 전도, 공간을 통한 복사 또는 근접 결합.EMI의 위해성은 전송 신호의 품질을 떨어뜨리고 회로 또는 장치에 간섭 또는 심지어 손상을 초래하여 장치가 전자기 호환 표준에 규정된 기술 지표 요구에 도달하지 못하게 하는 것으로 나타납니다.

EMI를 억제하기 위해 디지털 회로의 EMI 설계는 다음과 같은 원칙에 따라 수행되어야 합니다.

관련 EMC/EMI 기술 사양에 따라 표시기를 단일 보드 회로로 분해하여 계층적으로 제어합니다.

2. 디지털 회로 PCB의 EMC/EMI 제어 기술

다양한 형태의 EMI를 처리할 때는 구체적인 문제를 상세하게 분석해야 한다.EMI는 디지털 회로의 PCB 설계에서 다음과 같은 몇 가지 측면에서 제어할 수 있습니다.

장치 선택:

EMI를 설계할 때는 먼저 선택한 장치의 속도를 고려해야 합니다.어떤 회로에서든 상승시간이 5ns인 부품을 상승시간이 2.5ns인 부품으로 대체하면 EMI는 약 4배 증가한다.EMI의 복사 강도는 주파수의 제곱과 정비례한다.최고 EMI 주파수(fknee)는 EMI 송신 대역폭이라고도 합니다.신호 주파수가 아닌 신호 상승 시간 함수: fknee=0.35/Tr(여기서 Tr는 부품의 신호 상승 시간)

이 방사선의 EMI의 주파수 범위는 30MHz에서 몇 GHz입니다.이 주파수 대역에서는 파장이 매우 짧으며, 심지어 회로 기판의 매우 짧은 배선도 발사 안테나가 될 수 있다.EMI가 높을 때 회로는 정상적인 기능을 잃기 쉽다.그러므로 부품의 선택에 있어서 회로성능요구를 보장하는 전제하에 될수록 저속칩을 사용하고 적합한 구동/수신회로를 채용해야 한다.

계층형 설계:

비용이 허용된다는 전제하에 접지층의 수를 늘리고 신호층을 접지층에 접근하면 EMI 복사를 줄일 수 있다.고속 PCB의 경우 전원 평면과 접지 평면이 긴밀하게 결합되어 전원 임피던스를 줄여 EMI를 낮출 수 있습니다.

레이아웃:

신호 전류에 근거하여 합리적인 배치는 신호 사이의 간섭을 줄일 수 있다.합리적인 배치는 전자기 간섭을 통제하는 관건이다.레이아웃의 기본 원칙은 다음과 같습니다.

시계선은 간섭과 복사의 주요 원천이다.민감한 회로에서 멀리 떨어져 시계 궤적을 가장 짧게 만듭니다.

– 커넥터는 가능한 한 보드 한쪽에 배치하고 고주파 회로에서 멀리 떨어져 있어야 합니다.

전원 파티션 레이아웃의 타당성을 충분히 고려하여 다중 전원 장치는 전원 파티션 경계에 걸쳐 배치하여 평면 파티션이 EMI에 미치는 영향을 효과적으로 줄여야 합니다.

연결:

– 임피던스 제어: 고속 신호선은 신호 반사, 과격 및 진동을 피하고 EMI 방사선을 줄이기 위해 임피던스 제어가 필요한 전송선의 특성을 표시합니다.

각 키 신호의 흐름을 이해하기 위해 키 신호의 경로는 루프 면적이 가장 작도록 반환 경로에 접근해야 합니다.

저주파 신호의 경우 전류가 저항을 최소화하는 경로;고주파 신호의 경우 저항이 가장 적은 경로가 아니라 고주파 전류가 가장 작은 경로를 통과하도록 합니다 (그림 1 참조).차형 복사의 경우 EMI 복사 강도 (E) 는 전류, 전류 회로의 면적 및 주파수의 제곱에 비례합니다.(I는 전류, A는 루프 면적, f는 주파수, r는 루프 중심까지의 거리, k는 상수)

따라서 최소 센싱 반환 경로가 신호선 아래에 딱 있을 때 전류 회로 면적을 줄여 EMI 방사 에너지를 줄일 수 있다.

– 버튼 신호는 세그먼트 영역을 통과할 수 없습니다.

. 벨트 선, 마이크로 벨트 선 및 참조 평면이 요구사항을 충족하는지 확인합니다.

디커플링 콘덴서의 지시선은 짧고 넓어야 한다.

모든 신호 흔적선은 가능한 한 회로 기판의 가장자리에서 멀리 떨어져 있어야 한다.

다중 접속 네트워크의 경우 적절한 토폴로지 구조를 선택하여 신호 반사 및 EMI 복사를 줄입니다.

PCB 케이블 연결 신호 회로 설계에서 EMC/EMI 제어 기술의 활용

전원 평면의 버스트 처리:

전원 계층 구성

주 전원 평면에 하나 이상의 하위 전원이 있는 경우 각 전원 영역의 연속성과 충분한 동박 폭을 보장합니다.분계선은 너무 넓을 필요가 없다. 보통 20-50mil의 선폭은 간극 복사를 줄이기에 충분하다.

지면층의 구분

지평면은 분열을 피하기 위해 완전하게 유지해야 한다.분리해야 할 경우 디지털 접지, 아날로그 접지, 노이즈 접지를 구분하고 출구의 공공 접지를 통해 외부 접지로 연결해야 합니다.

전원의 가장자리 복사를 줄이기 위해 전원/접지 평면은 20H의 설계 원칙을 따라야 한다. 즉 접지 평면의 크기가 전원 평면의 크기보다 20H 크다 (그림 2 참조). 이렇게 하면 가장자리 복사 강도를 70% 낮출 수 있다.

전원의 가장자리 복사를 줄이기 위해 전원/접지 평면은 접지 평면의 크기가 전원 평면의 크기보다 20H 커서 가장자리 복사 강도를 70% 줄일 수 있다는 20H의 설계 원칙을 따라야 한다.

3.EMI의 다른 제어 방법

전력 시스템 설계:

필터를 사용하여 전도 간섭을 제어합니다.

전원 분리.EMI 설계에서 합리적인 디커플링 콘덴서를 제공하면 칩이 안정적으로 작동하고 전원 공급 장치의 고주파 소음을 줄이며 EMI를 줄일 수 있습니다.도선 감지 등 기생 파라미터의 영향으로 전원과 그 전력 공급 도선의 응답 속도가 비교적 느려서 드라이브가 고속 회로에서 필요로 하는 순간 전류가 부족하다.바이패스 또는 디커플링 콘덴서와 전원 계층의 분산 콘덴서를 합리적으로 설계하여 콘덴서의 에너지 저장 효과가 전원 응답 전에 장치에 빠르게 전류를 제공할 수 있도록 합니다.올바른 커패시터 디커플링은 공통 모드 EMI를 낮추는 데 중요한 저임피던스 전원 경로를 제공합니다.

접지:

접지 설계는 전체 보드 EMI를 낮추는 열쇠입니다.

단일 접지, 다중 접지 또는 혼합 접지를 사용합니다.

– 듀얼 패널 설계에 지선 레이어가 없는 경우 지선 그리드를 합리적으로 설계하고 지선의 폭 > 전원 코드의 폭 > 신호선의 폭을 확보하는 것이 중요합니다.넓은 면적의 부설 방법도 사용할 수 있지만, 같은 층의 넓은 면적의 연속성에 주의해야 한다.

다층판 설계의 경우 공용 접지 임피던스를 줄이기 위해 접지층이 있는지 확인합니다.

EMI 분석 및 테스트:

· 시뮬레이션 분석

PCB 케이블 연결이 완료되면 EM I 시뮬레이션 소프트웨어와 전문가 시스템을 사용하여 시뮬레이션 분석을 수행하고 EMC/EMI 환경을 시뮬레이션하여 제품이 관련 전자기 호환성 표준에 부합하는지 평가할 수 있습니다.